[发明专利]芯片电路的时序修复方法、系统、电子设备及存储介质

说明书

本申请公开了一种芯片电路的时序修复方法，所述时序修复方法包括：在芯片电路中确定驱动单元对应的虚拟区域，并利用N条虚拟线条将所述虚拟区域划分为多个面积相等的虚拟子区域；将包含所述扇出单元最多的虚拟子区域设置为目标区域，并在所述目标区域执行缓冲器添加操作；在缓冲器添加操作执行完毕后，若所述目标区域不符合所述时序设计规则约束，则将所述缓冲器作为新的驱动单元，并执行所述在芯片电路中确定驱动单元对应的虚拟区域的操作。本申请能够在降低缓冲器添加数量的前提下修复芯片电路中的时序设计规则约束违例。本申请还公开了一种芯片电路的时序修复系统、一种电子设备及一种存储介质，具有以上有益效果。

技术领域

本申请涉及芯片设计技术领域，特别涉及一种芯片电路的时序修复方法、系统、一种电子设备及一种存储介质。

背景技术

在芯片设计中，由于时序路径中的逻辑单元本身存在驱动能力的限制，在满足时序要求的同时也需要保证逻辑单元本身工作在稳定的状态，即逻辑单元所驱动的负载应该控制在可以接受的范围内。因此可以通过设置时序设计规则约束(DRC)来指导时序分析工具正确地评估单元是否能够在稳定的合理工作状态下。

时序设计规则约束保证了Cell(芯片电路中的标准单元)能够正常工作，还会影响到STA(静态时序分析)中Delay(延迟)的计算，所以在Timing ECO(时序修复)时，需要修复存在的DRC Violation(时序设计规则约束违例)。引起DRC Violation的主要原因是Cell的驱动能力较弱、走线过长、High Fanout(高扇出)等，通常采用的基本方法是插入缓冲器(Buffer)打断长线、减少扇出、降低信号转换时间以及增大单元的驱动提高驱动单元Driver的驱动能力等。

相关技术中，根据驱动单元Driver的位置和输出端连线，在驱动单元Driver的输出端上沿着实际走线隔某段距离来插入一个缓冲器。由于上述方法中插入缓冲器的位置具有不确定性，也仍然会存在某些插入的缓冲器驱动Cell的数目太少，导致缓冲器的浪费；而某些插入的缓冲器驱动的Cell又过多，导致仍然存在时序设计规则约束违例，没有达到平衡的效果。

因此，如何在降低缓冲器添加数量的前提下修复芯片电路中的时序设计规则约束违例是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种芯片电路的时序修复方法、系统、一种电子设备及一种存储介质，能够在降低缓冲器添加数量的前提下修复芯片电路中的时序设计规则约束违例。

为解决上述技术问题，本申请提供一种芯片电路的时序修复方法，该芯片电路的时序修复方法包括：

在芯片电路中确定驱动单元对应的虚拟区域，并利用N条虚拟线条将所述虚拟区域划分为多个面积相等的虚拟子区域；其中，所述虚拟区域包含所述虚拟单元，以及所述虚拟单元对应的扇出单元；

将包含所述扇出单元最多的虚拟子区域设置为目标区域，并在所述目标区域执行缓冲器添加操作；

在缓冲器添加操作执行完毕后，若所述目标区域符合时序设计规则约束，则判定所述芯片电路的时序修复操作执行完毕；

在缓冲器添加操作执行完毕后，若所述目标区域不符合所述时序设计规则约束，则将所述缓冲器作为新的驱动单元，并执行所述在芯片电路中确定驱动单元对应的虚拟区域的操作。

可选的，在所述芯片电路中确定包含所述驱动单元和所述扇出单元的虚拟区域，并利用N条虚拟线条将所述虚拟区域划分为多个面积相等的虚拟子区域，包括：

在所述芯片电路中将包含所述驱动单元和所述扇出单元且面积最小的矩形框作为所述虚拟区域；

将所述矩形框在长度方向和宽度方向的中轴线作为所述虚拟线条，并利用所述虚拟线条将所述虚拟区域划分为4个面积相等的虚拟子区域。

可选的，在所述目标区域执行缓冲器添加操作包括：