[发明专利]一种芯片模组及通信系统、端口分配方法

说明书

本申请提供了一种芯片模组及通信系统、端口分配方法。芯片模组具有多个第一端口，至少部分为或者全部第一端口为第一选择端口，每个第一选择端口可作为写入端口或读取端口。芯片模组还包括第一控制模块，所述第一控制模块根据所述芯片模组的收发需求，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。在上述技术方案中，通过设置第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。并且通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。

相关申请的交叉引用

本申请要求在2020年6月30日提交中国专利局、申请号为202010622485.3、申请名称为“一种芯片模组及通信系统、端口分配方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及到通信技术领域，尤其涉及到一种芯片模组及通信系统、端口分配方法。

背景技术

常见的计算机系统及通信系统中，CPU与内存之间通过并行总线方式进行快速读写，这种方式一方面需要占用CPU近一半的IO端口及相当大的印刷电路板布线面积，另一方面由于并行传输导致信号间串扰较大而限制了总线信号速率的提升，进而严重阻碍了印刷电路板与内存之间读写带宽的提高。

因此，串行高速信号传输用于内存读写也被提出作为一种新型的CPU–内存总线方式。SerDes(SERializer串行器/DESerializer解串器的简称)差分信号可以更好的抗击串扰的影响并大幅提高信号传输速率，但传统SerDes固定单向传输的方式及发送接收带宽对等的IO资源分配与内存读写方向随机分配的方式却并不匹配。

发明内容

本申请提供了一种芯片模组及通信系统、端口分配方法，提高了通信系统通信时端口的灵活性。

第一方面，提供了一种芯片模组，该芯片模组可用于通信系统，芯片模组用于读写数据的传输。芯片模组具有多个第一端口，多个第一端口中，每个第一选择端口可作为写入端口或读取端口。芯片模组还包括第一控制模块，所述第一控制模块根据所述芯片模组的收发需求，控制所述第一选择端口在读取端口和写入端口之间切换，并匹配所述芯片模组的收发需求。在上述技术方案中，第一选择端口可选择作为读取端口或写入端口，从而可根据芯片模组的工作状态进行切换，提高芯片模组的读写带宽。另外，通过第一控制模块控制第一选择端口的工作状态，灵活调整芯片模组的读取端口和写入端口的个数。

在一个可选的实施方案中，多个第一端口中，每个第一端口均为第一选择端口。可将端口全部切换成写入端口，或者全部切换成读取端口。

在一个可选的实施方案中，多个第一端口中，部分为固定的读取端口，部分为固定的写入端口，剩余的为第一选择端口。仅需切换少数的第一选择端口作为可调节的读取端口和写入端口比例的端口，方便切换。

在一个可选的实施方案中，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的比例作为目标比例；并确认当前所述芯片模组中写入端口和读取端口的当前比例；在当前比例与所述目标比例不同时，所述第一控制模块用于根据所述目标比例与所述当前比例的对比结果，控制所述第一选择端口切换为成读取端口或写入端口，直至所述芯片模组的读取端口和写入端口的比例与所述目标比例一致。实现了芯片模组收发需求与端口相对应的效果，提高了匹配的自由度。

在一个可选的方案中，所述第一控制模块还用于根据所述芯片模组的收发需求获取所需的写入端口和读取端口的个数以及位置；将所需的写入端口和读取端口的个数及位置与当前写入端口和读取端口的个数及位置进行对比，确定需要进行切换的第一选择端口。