[发明专利]一种时钟信号丢失检测电路

说明书

本发明提供了一种时钟信号丢失检测电路，包括触发器、第一反相器、或门、延时电路、第二反相器、第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接。本发明无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种时钟信号丢失检测电路。

背景技术

时钟信号是数字集成电路和数模混合电路工作的基准信号,可能在电路系统的内部或外部产生，决定了电路的很多功能能否正常实现。由于晶体振荡器具有很高的品质因数,目前集成电路设计使用的时钟信号大多数都由晶体振荡器提供,时钟信号的准确度和稳定度决定了电路系统功能的可靠性。而时钟信号的缺失和时钟频率的快慢对电路的工作状态有很大的影响，可能导致电路系统无法正常操作或性能下降,因此在电路系统中需要设计一个时钟丢失检测电路来监测时钟，当时钟丢失时产生相应的复位信号，确保系统不会进入无序状态。

现有技术通常使用额外的参考时钟对主时钟信号的丢失与否进行检测，该技术主要存在以下缺陷：一方面是需要额外的时钟资源，成本高；另一方面是当参考时钟和主时钟都丢失时检测功能无法正常实现。

发明内容

本发明的目的是提供一种时钟信号丢失检测电路，无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。

为了达到上述目的，本发明提供如下技术方案：

一种时钟信号丢失检测电路，包括一个触发器、一个第一反相器、一个或门、一个延时电路、一个第二反相器、一个第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接；

所述信号检测电路包括电容、第二PMOS管、施密特触发器和第三反相器；所述第二PMOS管的输入端连接所述第一反相器的输出端；所述电容设置于第二PMOS管与第一反相器的连接电路中，所述第二PMOS管的输出端连接所述施密特触发器的输入端，所述施密特触发器的输出端连接第三反相器，由所述第三反相器输出时钟检测信号；所述第三反相器的输出端与所述或门的输入端的另一端连接。

在一种优选的实施方式中，所述触发器在时钟上升沿期间被触发，并且能够异步低电平复位。

在一种优选的实施方式中，所述信号检测电路还包括第一NMOS管、第二NMOS管和第三NMOS管，所述第一NMOS管、第二NMOS管和第三NMOS管以电流镜拷贝形式连接。

在一种优选的实施方式中，所述第一NMOS管的栅极和漏极短接，形成二极管连接的形式，该NMOS管的栅极还与所述第二NMOS管以及第三NMOS管的栅极连接。

在一种优选的实施方式中，所述第一NMOS管、第二NMOS管和第三NMOS管的源级均连接到地电位。

在一种优选的实施方式中，所述第一NMOS管的漏极通过一个电流源连接到电源。

在一种优选的实施方式中，所述第二NMOS管的漏极和第一PMOS管的漏极相连，同时和第二PMOS管的栅极以及电容的一个极板相连。