[发明专利]运算放大器的降电容方案

说明书

本发明公开了一种运算放大器，包括一第一差分输入对、一第一开关器及一第二开关器。该第一差分输入对包括一第一输入晶体管及一第二输入晶体管。该第一输入晶体管具有一栅极端，其耦接于该运算放大器的一输出端。该第二输入晶体管具有一栅极端。该第一开关器耦接于该第一输入晶体管的该栅极端及该第二输入晶体管的该栅极端之间。该第二开关器耦接于该运算放大器的一第一输入端及该第二输入晶体管的该栅极端之间。

技术领域

本发明涉及一种运算放大器，尤其涉及一种可用于面板的源极驱动装置的运算放大器。

背景技术

运算放大器为模拟集成电路(Analog Integrated Circuit，Analog IC)中常用的基本电路组件，模拟集成电路可以是例如面板的源极驱动装置或数据驱动装置等。在高分辨率和低偏移(意即数据电压偏差小)的源极驱动集成电路的设计和应用下，现有的源极驱动电路中作为输出缓冲器使用的运算放大器(下文简称为源极放大器(SourceOperational Amplifier，S-OP))的单级设计的带宽及速度都已符合需求。然而，因输入对的寄生电容过大，造成源极放大器的输出速度产生瓶颈而无法提升，此瓶颈主要来自于数字模拟转换器(Digital-to-Analog Converter，DAC)输出端至源极放大器输入端产生的电阻电容延迟(RC delay)。

请参考图1，图1为一源极驱动电路10的示意图。图1示出了伽玛电压(Gammavoltage)产生电路的输出缓冲器至源极放大器(S-OP)之间的电路。伽玛电压产生电路的输出缓冲器通常可由运算放大器来实现，因此又称为输入伽玛运算放大器(Input GammaOperational Amplifier，IGOP)。由输入伽玛运算放大器所产生的七个掐点电压(tapvoltage)Gamma1～Gamma7并通过伽玛电阻的分压而产生多个伽玛电压输出至电阻阶梯式数字模拟转换器(Resistor-ladder DAC，RDAC)。根据输入图像数据(例如8位或10位的数据码)，电阻阶梯式数字模拟转换器可从多个伽玛电压中选择与输入图像数据相应的伽玛电压传送至源极放大器的输入端。电阻阶梯式数字模拟转换器包括多个开关器，分别由对应于输入图像数据的控制信号所控制。当电阻阶梯式数字模拟转换器进行电压选择时，其中的部分开关器开启，一连串导通路径所形成的阻抗(即Ron)加上源极放大器的差分输入对的寄生电容和路径上的寄生电容产生电阻电容充放电的时间延迟，此电阻电容时间延迟将严重限制住整个源极驱动集成电路系统在高分辨率之下的信号传递。

为了缩小从电阻阶梯式数字模拟转换器至源极放大器输入对之间的电路产生的时间延迟，较简单的解决方法是降低电阻阶梯式数字模拟转换器的开关器开启的阻抗或减少电阻串中的电阻数目。然而，当电阻阶梯式数字模拟转换器或电阻串简化到极致时，则会随着更高分辨率的应用而产生更大的时间延迟。

请参考图2，图2示出了现有源极放大器的一输入级电路200中的多个差分输入对，多个差分输入对可通过内插来产生更细致的输入数据电压电平，以提升源极放大器所输出的数据电压分辨率。举例来说，若欲提供8位的分辨率，可使用6位的数字模拟转换器搭配2位的源极放大器。在例如一差动差分放大器(Differential Difference Amplifier，DDA)的范例结构中具有多个差分输入对，每一差分输入对由多颗金氧半场效晶体管(MetalOxide Semiconductor Field-Effect Transistor，MOSFET)组成并耦接于多个电流源(接收偏置电压VB)，其中，不同差分输入对可接收略为不同的输入数据电压(例如输入数据电压Vin1+、Vin1-、Vin2+、Vin2-、Vin3+、Vin3-…等，如图2所示)以进行内插。当系统具有更高色彩分辨率的需求，例如8位到10位或甚至12位时，更低的数据电压偏差也是必需的。然而，源极放大器的差分输入对的面积急速上升，例如在差动差分放大器架构之下，当分辨率提高2位时，差分输入对的电路面积会以4倍的幅度增长(其寄生电容也等比例增长)，导致电阻阶梯式数字模拟转换器的输出端的寄生电容倍率性成长，致使源极放大器的输入信号延迟的情况加剧。

发明内容