[发明专利]一种自适应快速响应的LDO电路及其芯片

权利要求书

1.一种自适应快速响应的LDO电路，其特征在于包括带隙基准电路、误差放大器、功率管、反馈电阻网络和自适应加速响应电路，所述带隙基准电路的输出端连接所述误差放大器的同相输入端，所述误差放大器的反相输入端连接所述反馈电阻网络，所述误差放大器的输出端连接所述功率管的栅极，所述误差放大器和所述功率管分别连接所述自适应加速响应电路，所述功率管的漏极连接所述反馈电阻网络；

所述自适应加速响应电路包括加速充电电路、自适应加速充放电电路和加速放电电路；其中，所述加速充电电路连接所述误差放大器内的差分电路的两个电流输出端和尾电流端，所述自适应加速充放电电路分别连接所述功率管的栅极和所述差分电路的尾电流端；所述加速放电电路分别连接所述差分电路的两个电流输出端和所述功率管的栅极；

所述自适应加速充放电电路将所述功率管的电流按预定比例建立镜像后，作为所述差分电路的尾电流；所述尾电流还包括所述误差放大器的同相输入端和反相输入端的差值电流的比例镜像；

当所述误差放大器的同相输入端和反相输入端对应的电流不相等时，所述尾电流在所述加速充电电路的作用下加速充电，让所述LDO电路完成从不稳定到稳定的快速响应；在所述LDO电路稳定之后，所述尾电流回落到平衡状态的值。

2.如权利要求1所述的自适应快速响应的LDO电路，其特征在于：

所述加速充电电路包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第二NMOS管；所述第一NMOS管的栅极连接所述差分电路参考电压端对应的电流输出端，所述第一NMOS管的漏极分别连接所述第一PMOS管的漏极和栅极，所述第一PMOS管的栅极连接所述第二PMOS管的栅极，所述第二PMOS管的漏极分别连接所述第三PMOS管的漏极和栅极以及所述第二NMOS管的漏极，所述第三PMOS管的栅极连接所述第四PMOS管的栅极，所述第四PMOS管的漏极连接所述差分电路的尾电流端，所述第二NMOS管的栅极连接所述差分电路反馈端对应的电流输出端。

3.如权利要求2所述的自适应快速响应的LDO电路，其特征在于：

所述第一NMOS管、所述第一PMOS管与所述第二PMOS管按预定比例镜像所述同相输入端的电流，得到第一电流，所述第二NMOS管按预定比例镜像所述反相输入端的电流，得到第二电流；所述第二电流大于所述第一电流时，由所述第二电流与所述第一电流的差值得到的第一差值子电流，并输出到所述第三PMOS管，所述第一差值子电流被所述第四PMOS管镜像后输出到所述差分电路作为尾电流。

4.如权利要求3所述的自适应快速响应的LDO电路，其特征在于：

所述加速充电电路还包括第三NMOS管、第四NMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，所述第三NMOS管的栅极连接所述差分电路参考电压端对应的电流输出端，所述第三NMOS管的漏极分别连接所述第六PMOS管的漏极、所述第七PMOS管的漏极和栅极，所述第七PMOS管的栅极连接所述第八PMOS管的栅极，所述第八PMOS管的漏极连接所述差分电路的尾电流端，所述第四NMOS管的栅极连接所述差分电路反馈端对应的电流输出端，所述第四NMOS管的漏极连接所述第五PMOS管的漏极和栅极，所述第五PMOS管的栅极连接所述第六PMOS管的栅极。

5.如权利要求4所述的自适应快速响应的LDO电路，其特征在于：

所述第三NMOS管按预定比例镜像所述同相输入端的电流，得到第五电流，所述第四NMOS管、所述第五PMOS管、所述第六PMOS管按预定比例镜像所述反相输入端的电流，得到第六电流；所述第六电流大于所述第五电流时，由所述第六电流与所述第五电流的差值得到第二差值子电流，并输出到所述第七PMOS管，所述第二差值子电流被所述第八PMOS管镜像后输出到所述差分电路作为尾电流。

6.如权利要求5所述的自适应快速响应的LDO电路，其特征在于：

所述自适应加速充放电电路包括第九PMOS管，所述第九PMOS管的栅极连接所述功率管的栅极，所述第九PMOS管的漏极连接所述差分电路的尾电流端。