[发明专利]乘累加运算装置及方法、异构智能处理器及电子设备

权利要求书

1.一种乘累加运算装置，其特征在于，包括：乘运算电路和累加运算电路；

所述乘运算电路，用于对输入数据进行指数计算和移位计算，得到多个中间结果，并将所述多个中间结果发送给所述累加运算电路；

所述累加运算电路，用于对所述多个中间结果进行循环累加运算，得到计算结果；

其中，所述输入数据的数据类型为非均匀数，所述输入数据包括符号位数据、指数位数据、尾数位数据和非均匀位数据。

2.根据权利要求1所述的乘累加运算装置，其特征在于，所述乘运算电路包括：指数计算子电路和移位计算子电路；

所述指数计算子电路，用于根据所述输入数据的指数位数据和非均匀位数据，得到指数位结果；

所述移位计算子电路，用于根据所述输入数据的尾数位数据，得到尾数位结果，并将所述尾数位结果按照所述指数位结果进行移位运算后，得到所述中间结果。

3.根据权利要求2所述的乘累加运算装置，其特征在于，所述指数计算子电路包括：第一加法器、第二加法器、第三加法器、第四加法器、第五加法器和第六加法器；

所述第一加法器，用于将所述输入数据的指数位数据相加，得到第一和结果；

所述第二加法器，用于将所述第一和结果与-6相加，得到所述指数位结果的第一行指数位；

所述第三加法器，用于将所述第一和结果与-9相加，得到所述指数位结果的第二行指数位；

所述第四加法器，用于将所述第二行指数位与一个所述输入数据的非均匀位的负数相加，得到所述指数位结果的第三行指数位；

所述第五加法器，用于将所述第二行指数位与另一个所述输入数据的非均匀位的负数相加，得到所述指数位结果的第四行指数位；

所述第六加法器，用于将所述第四行指数位与一个所述输入数据的非均匀位的负数相加，得到所述指数位结果的第五行指数位。

4.根据权利要求3所述的运算电路，其特征在于，所述移位计算子电路包括：乘法器、第一移位器、第七加法器、第二移位器、第八加法器、第三移位器、第九加法器、第四移位器和第五移位器；

所述乘法器，用于将所述输入数据的尾数位数据相乘，得到乘结果；所述第一移位器，用于将所述乘结果按照所述第五行指数位进行移位运算；

所述第七加法器，用于将所述乘结果与一个所述输入数据的尾数位数据相加，得到第二和结果；所述第二移位器，用于将所述第二和结果按照所述第三行指数位进行移位运算；

所述第八加法器，用于将所述乘结果与另一个所述输入数据的尾数位数据相加，得到第三和结果；所述第三移位器，用于将所述第三和结果按照所述第四行指数位进行移位运算；

所述第九加法器，用于将所述第三和结果与另一个所述输入数据的尾数位数据相加，得到第四和结果；所述第四移位器，用于将所述第四和结果按照所述第二行指数位进行移位运算；

所述第五移位器，用于将1按照所述第一行指数位进行移位运算。

5.根据权利要求3所述的乘累加运算装置，其特征在于，对于一个运算周期可以执行完毕的累加运算，所述累加运算电路具体用于，

在接收到中间结果的第一运算周期，将所述中间结果与第一运算周期的第一中间数据相加，得到第一累加结果；

将所述第一累加结果存储为下一运算周期的第一中间数据；

在未收到中间结果的第二运算周期时，将第二运算周期的第一中间数据确定为所述计算结果；

其中，初始运算周期的第一中间数据的值为0。

6.根据权利要求3所述的乘累加运算装置，其特征在于，对于两个及以上运算周期可以执行完毕的累加运算，所述累加运算电路具体用于，

在接收到中间结果的第三运算周期，将所述中间结果与第三运算周期的第三中间数据相加，得到第二累加结果；

将第三运算周期的第二中间数据存储为下一运算周期的第三中间数据，以及，将所述第二累加结果存储为下一运算周期的第二中间数据；

在未收到中间结果的第四运算周期时，将第四运算周期的第二中间数据与第四运算周期的第三中间数据相加，得到所述计算结果；

其中，初始运算周期的第二中间数据和第三中间数据的值为0。