[发明专利]PET的Wave-union型TDC装置及测量方法

权利要求书

1.一种PET的Wave-union型TDC装置，包括输入端D触发器、多路选择器、非门、进位链、Wave-union Launcher、DFF阵列、pipeline编码器、非线性修正逻辑、细时间计算逻辑、粗计数器以及数据缓存器；

所述输入端D触发器用于锁存和清空输入脉冲信号；

所述进位链装置是FPGA内部CARRY4硬核串联形成，输入脉冲信号进入后在链内递加传递，利用链上不同抽头电平状态来标记脉冲到达时刻；

所述DFF阵列由D触发器构成，用于锁存进位链抽头上的电平并产生温度计码；

所述Wave-union Launcher是利用进位链的其中一个抽头，通过非门反馈到多路选择器输入端，产生周期震荡脉冲；

所述Pipeline编码器用于将温度计码转换为二进制编码的细时间信息；

所述细时间计算逻辑是将多次震荡得到的细时间信息归一化，并求和或取平均得到最终的细时间结果；

所述非线性修正逻辑用于修正最终的细时间结果；

所述粗计数器是用采样时钟驱动的FPGA内部计数器软核，用来得到粗时间信息；

所述数据缓存器是将得到的时间数据进行缓存处理，并和系统其他逻辑通讯。

2.如权利要求1所述的一种PET的Wave-union型TDC装置，其特征在于：进位链延迟Δchain应大于采样时钟周期Tclk。

3.如权利要求1所述的一种PET的Wave-union型TDC装置，其特征在于：所述CARRY4包括四个抽头，其中两个抽头的电平状态用于标记脉冲到达时刻，该两个抽头到DFF阵列的延迟一致且最小。

4.如权利要求1所述的一种PET的Wave-union型TDC装置，其特征在于：所述Pipeline编码器由独热码编码器和二进制编码器；所述独热码编码器通过检测DFF阵列锁存产生的温度计码，得到独热码；所述二进制编码器包括基本树结构和输出树结构，基本树结构利用或门搭建层树结构，输出树结构把基本树结构的中间电平提取，最终将独热码转换为二进制编码的细时间信息。

5.如权利要求4所述的一种PET的Wave-union型TDC装置，其特征在于：所述基本树结构和输出树结构的每一层门后都加入D触发器阵列。

6.一种PET的Wave-union型TDC装置的测量方法，其特征在于，包括以下步骤：

S01.输入待测脉冲信号，待测脉冲信号经输入端D触发器、多路选择器后进入进位链，当脉冲信号传递到第k个抽头时，多路选择器选择1，进位链输入信号拉低；当低电平再次到达第k个抽头时，多路选择器选择0，进位链输入信号拉高，从而产生周期震荡脉冲，Wave-union Launcher的震荡周期Tosc大于进位链延迟Δchain；输入脉冲信号进入后在链内递加传递，利用链上不同抽头电平状态来标记脉冲到达时刻，进位链延迟Δchain大于采样时钟周期Tclk；

S02. DFF阵列锁存进位链抽头上的电平并产生温度计码；

S03. 独热码编码器通过检测温度计码，得到独热码，二进制编码器将独热码转换为二进制编码的细时间信息；

S04. 细时间计算逻辑是将多次震荡得到的细时间信息归一化，并求和取平均得到最终的细时间结果，所述归一化通过递归运算式实现，其中t_i表示每次测量的细时间，α类指的是在两个时钟周期内分别检测到两个待测脉冲信号；β类指的是在两个时钟周期内检测到同一个待测脉冲信号，其差即为一个时钟周期；γ类针对震荡周期Tosc来讲，连续测量出现0个待测脉冲信号；对于β和γ类，每一个测量周期在测量结果中补偿一个周期，对于α类，通过上式递归运算可以归一化到相对于第一次事件的细时间信息；将每次测量的细时间信息加和或取平均处理，即得到最终的细时间结果；

S05. 非线性修正逻辑用于修正最终的细时间结果；

S06. 粗计数器用采样时钟驱动的FPGA内部计数器软核，得到粗时间信息；

S07. 结合粗时间信息和修正后的细时间结果，在动态范围内完成时间测量。