[发明专利]一种基于激光键合的立体电路积层制造方法

说明书

本发明公开了一种基于激光键合的立体电路积层制造方法，所述立体电路包含多个介质层、导体层和层间互联孔，在传统介质层金属化的基础上通过介质层与导体层直接激光键合实现电路的积层制造，激光键合包括：介质层或导体层表面处理；层间对位固定；激光选择性照射实现局部键合；本发明的优点在于：能够实现芯片等有源芯片的气密性集成，有利于立体电路的高效集成。

技术领域

本发明涉及微电子电路技术领域，更具体涉及一种基于激光键合的立体电路积层制造方法。

背景技术

随着半导体技术和微电子技术的进步，电子装备日益向微型化、高集成化、高速传输、高频化、多功能化等领域发展，与此对应的电子电路必须适应其承载芯片微小型化和高密度互联、大功率元器件发展的需要。一方面，电子电路可以通过不断缩小线宽/线间距提升电路布线密度。另一方面，充分利用三维空间体积，集成腔体或散热流道，将电子元器件内置，可进一步缩短电子信号互联长度，降低信号损耗，提升互联效率。电路积层制造技术将二维单层电路在高度方向上堆叠累加，同时实现层间互联，是实现立体电路的重要方法。

目前常用的积层电路主要采用粘接或烧结的方式实现层间互联。粘接技术多用于多层印制电路板，采用粘接片，在温度和压力的作用下将单层印刷或镀涂电路连接在一起，进一步通过钻孔和孔金属化实现的层间连接。由于积层过程中主要采用压合的形式，多层印刷电路板容易发生翘曲和尺寸变化，层压过程无法成型腔体或流道等空腔结构，无法集成芯片等有源器件，不利于立体电路的高效集成。烧结的方式主要针对多层陶瓷电路。以多层共烧陶瓷电路基板为例，常规制作工艺是:首先按照设计图形，分别在各层生瓷上制作导体图形、导体通孔、腔体；然后将制作好导体图形、导体通孔和腔体的生瓷按照顺序叠层，通过加热加压的方法将其压制成致密的生瓷块，最后对压制好的生瓷块进行烧结，使生瓷与导体实现共烧，最终形成多层共烧陶瓷电路基板。在共烧过程中，虽然单层电路之间形成了可靠的连接，但由于导体与生瓷在烧结特性、热膨胀等方面存在一定程度的差异，使得最终获得的多层共烧陶瓷电路基板容易出现翘曲。在腔体结构、电路结构复杂的多层共烧陶瓷电路基板中，该问题尤为突出，加之烧结温度较高，只能在电路中有限集成容阻等无源元件，而无法集成有源芯片等热敏感的器件。此外，层间互联也可以采用层间压焊、液态金属熔合等方式，积层制造过程中较高的温度或压力限制了积层层数、元器件的集成度。

中国专利申请号CN201910243738.3，公开了一种基板埋入型三维系统级封装方法及结构，所述方法包括：获取待埋入器件的高度信息、或者安装要求信息；根据高度信息、或者安装要求信息确定将待埋入器件通过芯层工艺埋入并制作形成第一基板，或者采用基板积层工艺制作第二基板，然后在第二基板上通过表贴工艺表贴待埋入器件；通过采用基板层压工艺将至少两个第一基板、或至少两个第二基板、或者第一基板与第二基板压合形成封装基板；在封装基板上制作通孔、覆盖绿油、开窗形成基板埋入型三维封装结构。该专利申请能够有效的在表面节省大部分空间，提高封装集成度，实现小型化；还能够在封装结构中形成天然的电磁屏蔽和隔离结构，有效的改善系统的电磁干扰性能。但是其采用的是基板层压工艺实现封装，仍然存在层压过程无法成型腔体或流道等空腔结构，无法集成芯片等有源器件，不利于立体电路的高效集成的问题。

发明内容

本发明所要解决的技术问题在于现有积层电路技术中层压、烧结、焊接等条件下电路变形，无法在电路中气密性集成有源芯片、散热流道，不利于立体电路的高效集成的问题。

本发明通过以下技术手段实现解决上述技术问题的：一种基于激光键合的立体电路积层制造方法，所述立体电路包含多个具有气密性的介质层、导体层和层间互联孔，在传统介质层金属化的基础上通过介质层与导体层直接激光键合实现电路的积层制造，激光键合包括：

介质层或导体层表面处理；

层间对位固定；

激光选择性照射实现局部键合。