[发明专利]只读存储器阵列结构、电子设备、扩展方法及编码方法

说明书

本发明提供了一种只读存储器阵列结构、电子设备、扩展方法及编码方法，读存储器阵列结构包括(m+1)*n个源极/漏极；m条沿行方向排列的字线以及m块与字线连接的栅极；(m+1)*n个位于第一金属层的连接块；(m+1)*n个第一连接孔，第一连接孔连接存储单元的有源区和连接块；n条位线和(n+1)条地线沿列方向交替排列，位线和地线位于第二金属层；若干个第二连接孔，第二连接孔连接第一金属层和第二金属层；其中，第二连接孔的个数由存储数据“0”的个数决定。阵列区的位线和地线互相间隔排列，地线插入相邻位线之间可以有效屏蔽位线之间互相干扰。位线和地线走线整齐，阵列区使用一套简单的连接孔调用规则就可以实现数据的准确存储，便于使用时程序化拼接版图。

技术领域

本发明涉及芯片设计领域，尤其是涉及一种只读存储器阵列结构、存储器、扩展方法及编码方法。

背景技术

存储器和贮存器技术是推动信息时代发展的关键技术领域之一。随着因特网、无线电话、个人数字助理、数码相机、数码便携摄像机、数字音乐播放器、计算机、网络设备等相关技术的快速发展，人们不断要求有更加快捷和安全的存贮器和存储器。应用最为广泛的存储器其中一种典型的存储器是只读存储器(ROM)。

最常见的只读存储器是基于N型场效应晶体管的只读存储器。只读存储器一般由译码器、控制器及只读存储器阵列结构等部件组成，其中，只读存储器阵列结构对其存储速度以及存储容量等重要性能指标起着决定性作用。现有技术中，其中一种公开的只读存储器阵列结构为：公开日为2017年01月26日，公开号为US2017/0025185A1，发明名称为“Method To Program Bitcell of A ROM Array”的美国专利申请文件，其技术方案的核心要点如附图1所示：每个存储单元的栅极PO与字线WL相连，源漏极与位线BL或参考位线VSS相连，通过源漏极的连线关系区分每个存储单元内存入数据“0”或“1”。在该技术方案中，每列存储单元上方假设了一条位线BL和一条参考位线VSS，并通过连接孔V1向下连接每个存储单元的源漏极，实现了整个存储阵列的编码。且连接孔V1与每个单元存储的数据一一对应，同时公开了一套连接孔V1的调用(编码)规则，以确保每个存储单元存储数据的准确性。从附图1可以看出，该存储器阵列结构存在如下缺陷：

1.相邻两列的所述存储单元的位线BL并排排列，在读操作的充放电过程中相邻位线可能存在互相干扰，从而导致存储阵列读操作效率低，甚至影响其准确度和可靠性；

2.位线和参考位线(地线)的排列不整齐，不利于与其他模块相连时的走线布局；

3.对于存储阵列的不同区域(比如奇数列和偶数列)，连接孔V1的调用规则涉及到不同的镜像调用，实际使用繁琐复杂，不利于程序化执行。

因此，提供一种新的只读存储器阵列结构，以克服现有技术中存在的缺陷，日益成为本领域技术人员亟待解决的技术问题。

需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的主要目的是提供一种只读存储器阵列结构、电子设备、扩展方法及编码方法，以解决现有技术中的只读存储器阵列结构读操作效率低，以及不利用与其他模块相连时的走线布局及连接孔调用规则复杂的技术问题。

为实现上述目的，本发明通过以下技术方案予以实现：一种只读存储器阵列结构，m*n个存储单元呈阵列分布，包括，

(m+1)*n个源极/漏极；

m条沿行方向排列的字线，每条字线与位于同一行的所述存储单元的栅极相连；

(m+1)*n个互不连通的连接块，所述连接块位于第一金属层；

(m+1)*n个第一连接孔，所述第一连接孔连接所述存储单元的有源区和所述连接块；