[发明专利]一种分支流水线结构的ECC译码系统及方法

权利要求书

1.一种分支流水线结构的ECC译码方法，其特征在于，所述分支流水线结构的ECC译码方法包括：

缓存输入的纯数据，每个RAM对应一个扇区的数据，多个扇区轮询写入；

由输入的预译码数据，计算出相应伴随式，根据伴随式判断输入数据是否出错；

当数据出错时，由伴随式求解错误位置多项式，并检测到误码数；

根据求解的错误位置多项式，确定错误位置，将逐个16位宽的错误图样移出；根据错误图样，进行数据纠错输出；

当伴随式求解模块判断出数据无错时，跳过BCH译码器的后续模块，直接进行数据输出；

所述分支流水线结构的ECC译码方法根据BCH码决定一组编译码数据单元，一个扇区的数据译码过程如下：

数据输入时分为两路，一路丢弃校验位，将纯数据存入轮询到的一个RAM中；另一路输入数据与校验位一起进行伴随式求解，根据伴随式判断数据是否出错；

当数据无错时，从同一RAM中读取正确数据，直接输出；

当数据出错时，通过iBM算法和chien氏搜索算法进行错误定位，读取同一RAM中的数据与定位的错误进行异或，完成错误位的位翻转，并将正确数据输出。

2.如权利要求1所述的分支流水线结构的ECC译码方法，其特征在于，所述分支流水线结构的ECC译码方法对于一个扇区的数据译码，有四个阶段：伴随式求解阶段syn、错误位置多项式求解阶段iBM、错误定位阶段chien和数据输出阶段tx，根据伴随式判断数据是否出错，将产生两个不同译码分支。

3.如权利要求2所述的分支流水线结构的ECC译码方法，其特征在于，NAND FLASH读写以page为单位，对于1page的数据，要进行多次单扇区的译码操作，不同扇区数据译码形成两级分支流水线结构，第一级流水线不依赖于两个第二级流水线；所有数据都需要经过伴随式求解阶段syn，该阶段为第一级流水线syn；对于出错数据，将经历错误位置多项式求解阶段iBM、错误定位阶段chien和相应纠错输出阶段tx，三个阶段组成错误数据分支的第二级流水线ibm_chien_tx；对于无错数据，只经历数据输出阶段tx，该阶段为无错数据分支的第二级流水线tx，整个译码过程形成一个有分支的两级流水线结构，第一级流水线不依赖于两个第二级流水线。

4.如权利要求1所述的分支流水线结构的ECC译码方法，其特征在于，所述分支流水线结构的ECC译码方法对于BCH(4200，4096，8)码，第一级流水syn占用263个时钟周期，错误数据的第二级流水线ibm_chien_tx占用275个时钟周期，无错数据的第二级流水线tx占用时钟周期取决于有效数据长度，对于每个扇区4096bit满负荷时，占用258个时钟周期，对于有效数据长度不足4096bit时，只占用个时钟周期。

5.如权利要求1所述的分支流水线结构的ECC译码方法，其特征在于，所述分支流水线结构的ECC译码方法对于两级流水线占用时钟周期不等的情况，进行了流水线同步；两级流水线同时进行时，占用时钟周期短的流水线需要等待长周期的流水线完成后，再向下流动；当读取的1page数据中，所有扇区都无错时，流水线只经过第一级流水syn和第二级流水tx，达到该分支流水译码系统的性能上限；当读取的1page数据中，所有扇区都出错时，流水线则只经过第一级流水syn和第二级流水ibm_chien_tx，达到该分支流水译码系统的性能下限。

6.一种计算机设备，其特征在于，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：

缓存输入的纯数据，每个RAM对应一个扇区的数据，多个扇区轮询写入；

由输入的预译码数据，计算出相应伴随式，根据伴随式判断输入数据是否出错；

当数据出错时，由伴随式求解错误位置多项式，并检测到误码数；

根据求解的错误位置多项式，确定错误位置，将逐个16位宽的错误图样移出；

根据错误图样，进行数据纠错输出；

当伴随式求解模块判断出数据无错时，跳过BCH译码器的后续模块，直接进行数据输出。