[发明专利]基片处理系统在审
| 申请号： | 202010805541.7 | 申请日： | 2020-08-12 |
| 公开（公告）号： | CN112420552A | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 茂木卓;熊谷隆;小田岛章;吉村启佑 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/67 | 分类号： | H01L21/67;H01L21/677 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳;刘芃茜 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理 系统 | ||
本发明提供一种基片处理系统。多个处理腔室并排地配置，并且分别能够实施基片处理。多个电源系统单元分别配置在多个处理腔室的下部，能够对各处理腔室单独地供电。本发明能够抑制设置面积。
技术领域
本发明涉及一种基片处理系统。
背景技术
专利文献1公开了这样的技术，即：在制造半导体的制造工厂中，在不同的地面上配置：多个处理腔室和将基片输送到各处理腔室的输送区块；以及分别对各处理腔室供电的多个电源系统单元。
现有技术文献
专利文献
专利文献1：日本特开2017-695664号公报
发明内容
发明要解决的技术问题
本发明提供一种能够抑制设置面积的技术。
用于解决技术问题的技术方案
本发明的一方式的基片处理系统包括多个处理腔室和多个电源系统单元。多个处理腔室并排地配置，并且分别能够实施基片处理。多个电源系统单元分别配置在多个处理腔室的下部，能够对各处理腔室单独地供电。
发明效果
依照本发明，能够抑制设置面积。
附图说明
图1是表示第一实施方式的基片处理系统的概要结构的一例的立体图。
图2是表示第一实施方式的基片处理系统的概要结构的一例的俯视图。
图3是表示第一实施方式的基片处理系统的概要结构的一例的侧视图。
图4是表示配置了多个第一实施方式的基片处理系统的一例的图。
图5是表示第一实施方式的基片处理系统的配电箱的概要结构的一例的图。
图6是表示在第一实施方式的基片处理系统中将导轨和框架折叠起来的状态的图。
图7是表示在第一实施方式的基片处理系统中对导轨和框架进行维护时的状态的图。
图8是表示移动第一实施方式的基片处理系统的单元的一例的图。
图9是表示配置了多个第一实施方式的基片处理系统的一例的图。
图10是表示第二实施方式的基片处理系统的概要结构的一例的侧视图。
附图标记说明
10 基片处理系统
11 处理区块
12 真空输送区块
13 负载锁定区块
14 常压输送区块
20 气体箱
21 电气单元
30 台座
31 支柱
32 顶板
40 配电箱
41 发电机
50 导轨
51 框架
52 支柱
55 导轨
56 框架
57 支柱
60 吊车
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010805541.7/2.html，转载请声明来源钻瓜专利网。
- 上一篇：高数据可靠性的存储器控制器、存储器系统及操作方法
- 下一篇：智能电子开关
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
