[发明专利]一种多芯片集成封装方法及封装结构

说明书

本发明公开了一种多芯片集成封装方法，包括：将第一芯片的正面键合到第一载片上；进行第一塑封，将第一芯片包裹在第一塑封材料中，从而将所述第一芯片重构为晶圆；对重构晶圆的第一塑封材料进行减薄，露出第一芯片背面的导电通孔，减薄后的第一芯片背面所在的重构晶圆的表面为重构晶圆的背面，在重构晶圆的背面上形成第一导电互连结构；将重构晶圆的背面键合到第二载片上；拆除第一芯片正面的键合，第一芯片正面所在的重构晶圆的表面为重构晶圆的正面，在重构晶圆的正面上形成第二导电互连结构；将第二芯片附连到第二导电互连结构；进行第二塑封，将第二芯片包裹在第二塑封材料中；对第二塑封材料进行减薄；以及拆除重构晶圆背面的键合。

技术领域

本发明涉及半导体封装技术领域，具体而言，本发明涉及一种用于小芯片(chiplet)的多芯片集成封装方法及封装结构。

背景技术

由于后摩尔时代，先进技术节点开发门槛越来越高，越来越多公司开始向先进封装技术投入研发力量，希望在3D封装和高密度集成领域，实现性能的持续提升。近年来出现的Chiplet概念即是这种思想具体应用的体现。Chiplet即小芯片，将复杂功能进行分解，然后开发出多种具有单一特定功能，可相互进行模块化组装的“小芯片”，如实现数据存储、计算、信号处理、数据流管理等功能，并最终以此为基础，建立一个“小芯片”的芯片网络。小芯片根据应用的需要，选择适合的技术节点制作，实现性能和成本的最优化、芯片模块化制造。

目前主流的2.5D集成技术是TSMC推出的CoWoS，其利用了自身前道工艺的资源，整合了封装技术开发的。其转接板利用了FEOL前道技术制作，成本高昂，限制了高性能计算以外的产品的使用。由于其转接板尺寸通常都超过30mm×28mm，面向的都是大尺寸封装，产品良率也较低。

发明内容

本发明即针对Chiplet提出的新型的封装方法，提供一种高密度、高集成度的三维Chiplet晶圆级封装方法，可以降低制造成本，提高芯片集成度。

本发明将测试性能良好的不同节点的芯片或硅基板用于封装，降低成本，可以根据应用需求，集成更加灵活。

本发明利用晶圆塑封，形成重构晶圆，提高集成工艺制作效率，利于后续贴片、拿持和芯片减薄，提高生产效率。

根据本发明的一个方面，提供一种多芯片集成封装方法，包括：

将第一芯片的正面键合到第一载片上，所述第一芯片的正面具有焊盘，所述第一芯片还包括从正面焊盘下方向背面延伸的导电通孔；

进行第一塑封，将第一芯片包裹在第一塑封材料中，从而将所述第一芯片重构为晶圆；

对重构晶圆的第一塑封材料进行减薄，露出第一芯片背面的导电通孔，减薄后的第一芯片背面所在的重构晶圆的表面为重构晶圆的背面，在重构晶圆的背面上形成第一导电互连结构；

将重构晶圆的背面键合到第二载片上；

拆除第一芯片正面的键合，第一芯片正面所在的重构晶圆的表面为重构晶圆的正面，在重构晶圆的正面上形成第二导电互连结构；

将第二芯片附连到第二导电互连结构；

进行第二塑封，将第二芯片包裹在第二塑封材料中；

对第二塑封材料进行减薄；以及

拆除重构晶圆背面的键合。

在本发明的一个实施例中，通过第一临时键合薄膜将第一芯片的正面键合到第一载片。

在本发明的一个实施例中，形成第一导电互连结构包括：

在重构晶圆的背面形成导电线路及导电线路之间的介质层，导电线路与导电通孔形成电和/或信号连接；以及

在导电线路上形成焊盘和/或焊球。