[发明专利]成像电路及其操作方法以及图像传感器像素在审
申请号: | 202010806459.6 | 申请日: | 2020-08-12 |
公开(公告)号: | CN112399105A | 公开(公告)日: | 2021-02-23 |
发明(设计)人: | R·潘尼卡西;T·常 | 申请(专利权)人: | 半导体元件工业有限责任公司 |
主分类号: | H04N5/369 | 分类号: | H04N5/369;H04N5/372 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 美国亚*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成像 电路 及其 操作方法 以及 图像传感器 像素 | ||
成像电路可包括用于在模拟域中实施电流或电压模式特征提取的电路。该成像电路可包括被配置为生成像素值的像素。然后可使用可调加权电路对该像素值进行加权,以生成对应的加权像素值。该可调加权电路可选择性地耦接到每个像素中的浮动扩散节点。然后可将该加权像素值组合以获得神经网络中至少一层的输出神经元电压。在该模拟域中对该神经网络中每一层结果执行特征提取,通过避免了将数据移至常规数字存储器的需求,而节省了功率和面积。
技术领域
本公开总体涉及成像设备,更具体地,涉及在堆叠于其他图像读出/信号处理晶片上的晶片上具有图像传感器像素的成像设备。
背景技术
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置方式中,图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。
成像系统可实施卷积神经网络(CNN)以执行特征提取(即检测图像中的一个或多个对象、形状、边缘或其他场景信息)。可在具有比整个像素阵列较低的分辨率的较小的感兴趣区域(ROI)中执行特征提取。通常,较低分辨率ROI中的模拟像素值将被读取、数字化并存储,以进行特征提取和卷积步骤的后续处理。
附图说明
图1是根据一些实施方案的具有用于使用图像像素阵列来捕获图像的图像传感器和处理电路的例示性电子设备的示意图。
图2是根据实施方案的示出的堆叠成像系统的示意图。
图3是根据实施方案的耦接到数字处理电路和模拟处理电路的例示性图像传感器阵列的示意图。
图4A是示出根据实施方案的图像像素可如何经由各种开关网络连接到特定的感兴趣区域(ROI)的示意图。
图4B是根据实施方案的例示性ROI单位单元的示意图。
图5是示出根据实施方案的可如何将卷积核应用于ROI以提取特征的示意图。
图6A是示出根据实施方案的可如何使用输入电流模式乘法器累加器电路来实现可变权重的示意图。
图6B是根据实施方案的可在多个像素之间共享的可变电容器阵列的示意图。
图6C是根据实施方案的用于操作图6A所示的电路的例示性步骤的流程图。
图6D是示出根据实施方案的用于操作图6A所示的电路的相关信号的时序图。
图7A是示出根据实施方案的可如何使用开关电容器电压模式模拟乘法器累加器电路来实现可变权重的示意图。
图7B是根据实施方案的用于操作图7A所示的电路的例示性步骤的流程图。
图7C是示出根据实施方案的用于操作图7A所示的电路的相关信号的时序图。
图7D是示出根据实施方案的当可变加权电容器在多行之间共享时用于操作图7A所示的电路的相关信号的时序图。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器,该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件,诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如,数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如,数兆像素)。图像传感器可包括控制电路(诸如,用于操作图像像素的电路)和用于读出图像信号的读出电路,该图像信号与光敏元件所生成的电荷相对应。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司,未经半导体元件工业有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010806459.6/2.html,转载请声明来源钻瓜专利网。