[发明专利]颜色校正FPGA实现装置和方法、颜色校正设备和存储介质

权利要求书

1.一种颜色校正FPGA实现装置，其特征在于，所述装置包括：3D-LUT RAM模块、插值系数计算模块、Read RAM模块、四面体插值计算模块；其中：

所述3D-LUT RAM模块，用于存储3D-LUT采样数据；

所述插值系数计算模块，用于计算输入像素颜色在3D-LUT色域的映射，计算出插值系数和参与插值的3D-LUT颜色位置；

所述Read RAM模块，用于根据所述插值系数计算模块的输出参数选择插值顶点并转换成RAM的取值地址进行读取插值点数据；

所述四面体插值计算模块，用于根据Read RAM模块确定的RAM取值地址，从所述3D-LUTRAM模块中取出3D-LUT采样数据进行插值计算。

2.如权利要求1所述的装置，其特征在于，所述3D-LUT RAM模块，具体用于：从三维色域空间采集3D-LUT采样数据，在所述3D-LUT RAM模块中存储为一维数据。

3.如权利要求2所述的装置，其特征在于，所将3D-LUT采样数据切割成多个面数据，以预设存储规则存储上述多个面数据到所述3D-LUT RAM模块中。

4.如权利要求3所述的装置，其特征在于，所述预设存储规则为：以预设轴垂直面切割成N个面，每个面有N×N个行列点，写入顺序为先取第一个面和第一行按照第一预设方向进行数据写入，然后按照第二预设方向递增行号继续按照第一预设方向写入，直到该面数据写入完整后才递增到下一个面数据。

5.如权利要求1所述的装置，其特征在于，所述插值系数计算模块，具体用于：

首先，计算输入颜色映射到3D-LUT色域的位置；

其次，计算出插值系数的小数部分，包括：采用余数代替小数的计算方法进行计算，计算结果再除去除数，得出插值系数的小数部分。

6.如权利要求1或5所述的装置，其特征在于，所述Read RAM模块，具体用于：

所述Read RAM模块，用于根据输入参数选择插值顶点，采用以下转换公式将三维颜色坐标(R0,G0,B0)转换成一维RAM取值地址Addr进行RAM取值：

Addr＝R0+N×G0+N×N×B0

其中，N表示3D-LUT单通道采样点数；

再根据Addr，确定其它剩余的顶点的一维RAM取值地址。

7.如权利要求1或6所述的装置，其特征在于，所述四面体插值计算模块，用于根据ReadRAM模块确定的RAM取值地址，从所述3D-LUT RAM模块中取出3D-LUT采样数据进行插值计算；具体包括：

根据从所述3D-LUT RAM模块中取出来参与插值运算的四个顶点颜色值及插值系数确定输入颜色的归一化位置T1：

根据归一化位置T1与输入颜色最大值输出颜色值T2；

对输出颜色值T2进行裁剪，将输出颜色值T2限制在[0,Color size–1]闭区间。

8.一种显示系统，其特征在于，所述显示系统包括显示设备和如权利要求1至7任一项所述的一种颜色校正FPGA实现装置，所述颜色校正FPGA实现装置用于将输入的3D-LTU采样数据经过颜色校正后，输出给所述显示设备。

9.一种颜色校正FPGA实现方法，其特征在于，所述方法应用于如权利要求1至7任一项所述的一种颜色校正FPGA实现装置，所述方法包括：

将3D-LUT采样数据写入存储在3D-LUT RAM模块中，以供外部读取；

插值系数计算模块计算输入像素颜色在3D-LUT色域的映射，计算出插值系数和参与插值的3D-LUT颜色位置；

Read RAM模块根据所述插值系数计算模块的输出参数选择插值顶点并转换成RAM的取值地址进行读取插值点数据；

四面体插值计算模块根据Read RAM模块确定的RAM取值地址，从所述3D-LUT RAM模块中取出3D-LUT采样数据进行插值计算。