[发明专利]非电易失性组合存储器件及其操作方法有效
申请号: | 202010811131.3 | 申请日: | 2020-08-13 |
公开(公告)号: | CN112071345B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 高滨;赵美然;吴华强;唐建石;钱鹤 | 申请(专利权)人: | 清华大学 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;G11C5/10;G11C7/06;G11C11/40 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非电易失性 组合 存储 器件 及其 操作方法 | ||
本发明提出两种非电易失性组合存储器件及其操作方法,其中,器件主要包括:阻变存储器、晶体管和存储电容;当阻变存储器和存储电容串联时,存储电容另一端与晶体管源端相连,阻变存储器与源线相连,存储电容与阻变存储器中间引出第二字线,晶体管栅极与第一字线相连、晶体管漏极与位线相连;当阻变存储器和存储电容并联时,存储电容与阻变存储器并联的公共端与晶体管源端相连,存储电容接地,阻变存储器与源线相连,晶体管栅极与字线相连、晶体管漏极与位线相连。另外,其存储电容均可采用堆叠式或沟槽式制造。由此,本申请的两种结构除了具备非电易失性、高速和低功耗的特征之外,还具备工艺制造灵活性,容易实现低成本制造的特点。
技术领域
本发明涉及集成电路技术领域,尤其涉及两种非电易失性组合存储器件及其操作方法。
背景技术
在计算机存储设备中,将动态存储器和一种非电易失性存储器结合获得一种功耗低、速度快、具有非电易失性的组合存储设备的研究逐渐成为热点。
其中,使用较多的非电易失性存储器是阻变存储器。然而现有技术中,将动态存储器和阻变存储器结合的方法中,把阻变存储器所用的材料和存储电容分别布置在晶体管的两端,造成在工艺制造中,为了引出晶体管源端和存储电容之间的字线,该组合存储设备的电容必须采用堆叠式电容,而没有机会使用沟槽性电容的情况,限制了非电易失性存储器件的制造方式;另外,堆叠式电容存在于不同的多晶硅层之间,导致工艺复杂,制造成本高等问题。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本发明的目的在于提出两种非电易失性组合存储器件及其操作方法,其目的是给出两种除了具备非电易失性、高速和低功耗的特征之外,还具备工艺制造灵活性,容易实现低成本制造的特点的非电易失性组合存储器件结构。
根据本发明的第一种非电易失性组合存储器件,包括:存储单元,每个存储单元包括:阻变存储器、存储电容和晶体管,第一字线、第二字线、位线、寄生电容和源线,其中,
存储电容一端与晶体管的源端相连,存储电容另一端与阻变存储器一端相连;
阻变存储器另一端与源线相连,存储电容与阻变存储器中间引出第二字线;
晶体管的栅极与第一字线相连、以及晶体管的漏极与位线相连;
寄生电容一端连接位线、以及寄生电容另一端接地。
根据本发明的第二种非电易失性组合存储器件,包括:存储单元,每个存储单元包括:阻变存储器、存储电容、晶体管、字线、位线、寄生电容和源线,其中,
存储电容与阻变存储器并联,存储电容与阻变存储器并联的公共端与晶体管的源端相连,存储电容另一端接地,阻变存储器的另一端与源线相连;
晶体管的栅极与字线相连、以及晶体管的漏极与位线相连;
寄生电容一端连接位线、以及寄生电容另一端接地。
另外,根据本发明的非电易失性组合存储器件还可以具有如下附加的技术特征:
根据本发明的一些实施例,存储电容为堆叠性电容或者沟槽性电容。
根据本发明的一些实施例,阻变存储器还可以为相变存储器或者磁存储器。
基于上述非电易失性组合存储器件,本发明还提出了非电易失性组合存储器件的操作方法,其目的是,控制上述非电易失性组合存储器件完成数据的读取和写入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010811131.3/2.html,转载请声明来源钻瓜专利网。