[发明专利]一种具有高K介质沟槽栅的MOSFET及其制备方法

说明书

本发明公开了一种具有高K介质沟槽栅的MOSFET及其制备方法，在栅氧化层内侧增加一层高K介质薄膜，所述高K介质薄膜的介电常数为栅氧化层的2‑3倍。本发明通过增加一层致密的高K介质薄膜，可有效降低栅源漏电，提高沟槽底部的耐压能力，优化器件电特性。

技术领域

本发明属于半导体器件领域，特别涉及一种MOSFET及其制备方法。

背景技术

图1是普通沟槽MOSFET产品的剖面图，通常用二氧化硅(SiO₂)作为栅介质层，在热生长过程中，侧壁和底部氧化层厚度差异较大，尤其在沟槽拐角处厚度很薄，在反向偏置电场下，拐角处易提前被击穿，影响产品的耐压特性。同时，二氧化硅在生长过程中易存在缺陷，导致栅源(GS)漏电较大，尤其对于低阈值产品，需要采用更薄的氧化层，漏电会更明显。

发明内容

为了解决上述背景技术提到的技术问题，本发明提出了一种具有高K介质沟槽栅的MOSFET及其制备方法。

为了实现上述技术目的，本发明的技术方案为：

一种具有高K介质沟槽栅的MOSFET，在栅氧化层内侧增加一层高K介质薄膜，所述高K介质薄膜的介电常数为栅氧化层的2-3倍。

基于上述技术方案的优选方案，在高K介质薄膜的内侧增加一层栅氧化层，当所述高K介质薄膜采用氮化物时，形成氧化层-氮化层-氧化层的结构。

基于上述技术方案的优选方案，所述高K介质薄膜采用氮化硅或氧化铝。

一种具有高K介质沟槽栅的MOSFET制备方法，包括以下步骤：

(1)制作衬底；

(2)在衬底上淀积一层SiO₂，通过光刻、刻蚀形成沟槽结构，该沟槽的深度为0.6-2um，宽度为0.2-1.2um，倾斜角度为88-89度；

(3)在沟槽侧壁通过干法氧化形成一层厚度为500-2000埃的氧化层，氧化温度为1000-1100℃；通过湿法漂洗去除所有氧化层，修复沟槽刻蚀损伤，并使沟槽底部圆滑；

(4)在沟槽侧壁生长一层厚度为500-1200埃的氧化层，生长温度为950℃-1050℃，在该氧化层上再生长一层厚度为50-500埃的高K介质层，继续在高K介质层上生长一层厚度为100-300埃的氧化层；

(5)通过多晶沉积、光刻、刻蚀，形成多晶栅，多晶厚度为0.8-1.2um；

(6)在芯片表面注入硼元素，注入能量为60KEV～120Kev，高温退火形成P阱，退火条件为1100℃/60min；N+区光刻、注入、退火，注入元素为砷元素，注入能量为60KeV，退火条件为950℃/60min；

(7)在N+区上淀积一层厚度为8000-12000埃的氧化层作为介质层，通过孔光刻、刻蚀，形成接触孔；

(8)通过注入、退火，降低接触孔的接触电阻，注入的元素为B或BF₂，注入的剂量为2E14-5E14，注入的能量为30-40KeV，退火条件为950℃/30s；在接触孔中淀积Ti或TiN层，并填充金属钨，形成欧姆接触孔；

(9)在P阱和介质层上淀积金属铝，通过刻蚀金属铝形成各功能区；

(10)沉积钝化层7000-12000埃，然后光刻腐蚀，形成Gate和Source的开口区；

(11)减薄衬底背面，并在衬底背面蒸镀Ti-Ni-Ag合金。

基于上述技术方案的优选方案，在步骤(1)中，衬底采用N型(100)晶向，并掺杂砷元素或磷元素。