[发明专利]优先级确定电路

权利要求书

1.一种优先级确定电路，该优先级确定电路被配置为：

从分别与多个平面对应的多个微控制器接收与要对所述多个平面执行的操作对应的请求信号；

确定所接收的请求信号之间的优先级；并且

根据所确定的优先级来输出响应信号，所述响应信号与所述请求信号对应。

2.根据权利要求1所述的优先级确定电路，其中，所述多个微控制器被配置为：

按照与高状态的所述响应信号的接收顺序对应的顺序来依次发起操作；并且

按照与低状态的所述响应信号的接收顺序对应的顺序来依次终止操作。

3.根据权利要求1所述的优先级确定电路，其中，所述多个微控制器被配置为：响应于从外部装置接收的各个命令而输出高状态的所述请求信号。

4.根据权利要求3所述的优先级确定电路，其中，所述多个微控制器被配置为：发起与具有高状态的所述请求信号对应的操作。

5.根据权利要求1所述的优先级确定电路，其中，所述优先级确定电路被配置为：当从所述多个微控制器中的任一个接收到高状态的第一请求信号时，输出用于指示发起操作的高状态的第一响应信号。

6.根据权利要求5所述的优先级确定电路，其中，所述优先级确定电路被配置为使得：当在所述多个微控制器中的任一个响应于高状态的所述第一响应信号而在操作中的同时从附加微控制器接收到用于请求发起所述附加微控制器的操作的指令的高状态的第二请求信号时，在从操作中的所述微控制器接收到指示其操作已完成的低状态的所述第一请求信号之后，输出用于指示所述附加微控制器发起操作的高状态的第二响应信号。

7.根据权利要求6所述的优先级确定电路，其中，所述优先级确定电路被配置为：将用于指示操作终止的低状态的所述第一响应信号与高状态的所述第二响应信号一起输出。

8.根据权利要求1所述的优先级确定电路，其中，所述优先级确定电路被配置为：当从所述多个微控制器中的至少两个接收到高状态的请求信号时，根据所确定的优先级来向与具有最高优先级的平面对应的微控制器输出用于指示发起操作的高状态的第三响应信号。

9.根据权利要求8所述的优先级确定电路，其中，所述优先级确定电路被配置为：当从与具有最高优先级的平面对应的所述微控制器接收到指示操作已完成的低状态的第三请求信号时，输出用于指示终止操作的低状态的所述第三响应信号。

10.根据权利要求9所述的优先级确定电路，其中，所述优先级确定电路将用于指示发起操作的高状态的第四响应信号与低状态的所述第三响应信号一起向随后要操作的与具有次高优先级的平面对应的微控制器输出。

11.一种优先级确定电路，该优先级确定电路包括：

请求信号延迟组件，该请求信号延迟组件被配置为从分别与多个平面对应的多个微控制器接收与要对所述多个平面执行的操作对应的请求信号，并且输出通过将所述请求信号延迟而获得的延迟请求信号；

写/读指针输出电路，该写/读指针输出电路被配置为基于所述请求信号和所述延迟请求信号来生成写指针和读指针以设定所接收的请求信号之间的优先级；

先入先出FIFO寄存器，该FIFO寄存器被配置为基于所述写指针来存储数据并且响应于基于所述写指针生成的写使能信号而输出所存储的数据；

复用器，该复用器被配置为基于从所述FIFO寄存器输出的寄存器数据和根据所述读指针生成的读使能信号来输出FIFO数据；以及

响应信号发生器，该响应信号发生器被配置为基于所述FIFO数据和所述延迟请求信号来输出用于指示所述多个微控制器中的任一个发起或终止操作的响应信号。