[发明专利]半导体存储器装置

说明书

一种半导体存储器装置，该半导体存储器装置包括：基板，其包括外围电路；阶梯状虚设层叠物，其与基板交叠并且包括在第一方向上延伸的多个台阶；多个触点组，其穿过阶梯状虚设层叠物；以及多条上线，其分别连接到触点组。多个触点组包括具有布置在第一方向上的两个或更多个第一接触插塞的第一触点组。多条上线包括共同连接到第一接触插塞的第一上线。

技术领域

本公开涉及半导体存储器装置，更具体地，涉及一种包括与外围电路交叠的层叠物的半导体存储器装置。

背景技术

半导体存储器装置包括存储器单元阵列和连接到存储器单元阵列的外围电路。存储器单元阵列包括能够存储数据的多个存储器单元，并且外围电路被配置为执行存储器单元的各种操作。

为了改进半导体存储器装置的集成度，存储器单元阵列可与外围电路交叠。在形成这种结构时，可能发生各种工艺缺陷。

发明内容

根据本公开的实施方式的半导体存储器装置可包括：基板，其包括外围电路；阶梯状虚设层叠物，其与基板交叠并且包括在第一方向上延伸的多个台阶；多个触点组，其穿过阶梯状虚设层叠物；以及多条上线，其分别连接到多个触点组。多个触点组可包括具有布置在第一方向上的两个或更多个第一接触插塞的第一触点组。多条上线可包括共同连接到第一接触插塞的第一上线。

根据本公开的实施方式的半导体存储器装置可包括：基板，其包括外围电路；阶梯状虚设层叠物，其与基板交叠并且包括在第一方向上延伸的多个台阶；第一接触插塞和第二接触插塞，其穿过阶梯状虚设层叠物并且在与台阶平行的平面中相对于第一方向在对角方向上彼此相邻；第一上线，其连接到第一接触插塞；以及第二上线，其连接到第二接触插塞并且与第一上线间隔开。

根据本公开的实施方式的半导体存储器装置可包括：基板，其包括外围电路；第一栅极层叠物，其与基板交叠；第二栅极层叠物，其与基板交叠并且基本上平行于第一栅极层叠物；阶梯状虚设层叠物，其设置在第一栅极层叠物和第二栅极层叠物之间并且包括在第一方向上延伸的多个台阶；多个触点组，其与所述多个台阶中的彼此不同的台阶交叠，并且延伸以穿过阶梯状虚设层叠物；第一栅极接触插塞，其连接到第一栅极层叠物；第二栅极接触插塞，其连接到第二栅极层叠物；第一上线，其将多个触点组当中的第一触点组与第一栅极接触插塞彼此连接；以及第二上线，其将多个触点组当中的第二触点组与第二栅极接触插塞彼此连接。

附图说明

图1是示出根据实施方式的半导体存储器装置的框图。

图2是示意性地示出图1所示的外围电路和存储器单元阵列的设置的图。

图3A和图3B是示出根据各种实施方式的存储器单元串的电路图。

图4A和图4B是示出根据实施方式的半导体存储器装置的平面图。

图5A和图5B分别示出沿着图4B所示的线I-I’和线II-II’截取的横截面图。

图6是示出图4A和图4B所示的半导体存储器装置的接触区域CTA的立体图。

图7A和图7B是示出根据实施方式的半导体存储器装置的平面图。

图8是示出图7A和图7B所示的半导体存储器装置的接触区域的立体图。

图9是示意性地示出根据实施方式的半导体存储器装置的制造方法的流程图。

图10A、图10B、图10C、图10D和图10E是示出根据实施方式的半导体存储器装置的制造方法的立体图。

图11是示出根据实施方式的存储器系统的配置的框图。

图12是示出根据实施方式的计算系统的配置的框图。

具体实施方式