[发明专利]半导体结构

说明书

一种半导体结构，包括：源极/漏极部件，设置于半导体层中、金属栅极堆叠，设置于第一层间介电层中并邻近源极/漏极部件、第二层间介电层，设置于金属栅极堆叠上方、以及源极/漏极接触件，设置于源极/漏极部件上方。所述半导体结构还包括气隙，设置于源极/漏极接触件的底部的侧壁与第一层间介电层之间，其中源极/漏极接触件的顶部的侧壁与第二层间介电层直接接触。

技术领域

本公开实施例涉及半导体装置，特别涉及一种包含气隙的半导体装置及其形成方法。

背景技术

半导体产业经历了快速的成长。半导体材料及设计上的技术进步已产生了数个世代的半导体装置，其中每一世代皆比前一代具有更小且更复杂的电路。集成电路演进期间，功能密度(亦即，单位芯片面积的互连装置数目)通常会增加而几何尺寸(亦即，可使用工艺生产的最小元件(或线))却减少。此微缩化的工艺通常会提供增加生产效率及降低相关成本的助益。

举例而言，为了降低寄生电容，已发展了许多方法。其中的一个例子包括形成气隙于相邻的导电部件之间。虽然现有的方法已大致符合需求，但并非在各方面皆令人满意。

发明内容

本公开实施例提供一种半导体结构，包括：源极/漏极部件，设置于半导体层中；金属栅极堆叠，设置于第一层间介电层中并邻近源极/漏极部件；第二层间介电层，设置于金属栅极堆叠上方；源极/漏极接触件，设置于源极/漏极部件上方；以及气隙，设置于源极/漏极接触件的一底部的一侧壁与第一层间介电层之间，其中源极/漏极接触件的一顶部的一侧壁与第二层间介电层直接接触。

本公开实施例提供一种半导体结构，包括：多个金属栅极堆叠，设置于第一层间介电层中；源极/漏极部件，设置于金属栅极堆叠之间；第二层间介电层，设置于金属栅极堆叠上方；接触部件，设置于源极/漏极部件上方，其中接触部件延伸穿过第一及第二层间介电层；气隙，设置于接触部件的多个侧壁上，其中第二层间介电层封住气隙；以及蚀刻停止层，设置于第二层间介电层上方，其中蚀刻停止层与气隙被部分的第二层间介电层分隔。

本公开实施例提供一种半导体结构的形成方法，包括：提供金属栅极堆叠设置于第一层间介电层中、源极/漏极部件设置为邻近金属栅极堆叠、以及第二层间介电层设置于金属栅极堆叠上方；形成接触件沟槽于第一及第二层间介电层中，以露出源极/漏极部件；形成牺牲层于接触件沟槽中；形成源极/漏极接触件于牺牲层上方；移除牺牲层，以形成气隙于源极/漏极触件的多个侧壁上；以及填充设置于金属栅极堆叠上方的气隙的顶部，使气隙的底部被第二层间介电层封住。

附图说明

由以下的详细叙述配合说明书附图，可最好地理解本公开实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本公开实施例的特征。

图1是根据本公开的各种实施例，示出制造半导体装置的例示方法的流程图。

图2A是根据本公开的各种实施例，示出示例半导体装置的三维透视图。

图2B是根据本公开的各种实施例，示出图2A所示的半导体装置的平面上视图。

图3、图4、图5、图6、图7、图8A、图8B、图9A及图9B是根据本公开的各种实施例，示出在图1所示的方法的中间阶段期间，图2A及图2B所示的半导体装置沿直线AA’的剖面示意图。

图10示出根据本公开的各种实施例所制得的示例装置的掺质粒子浓度随深度变化的示意图。

附图标记说明：

100：方法

102、104、106、108、110、112A、112B、114A、114B、116：操作

200：装置

202：基底

204：鳍片