[发明专利]数字抽取滤波器及滤波方法、以及模数转换器

说明书

本发明公开了一种数字抽取滤波器及滤波方法、以及模数转换器，数字抽取滤波器包括：第一积分器，基于第一采样时钟信号对输入信号进行积分，得到第一信号；第二积分器，基于第一采样时钟信号对第一信号进行积分，得到第二信号；第一暂存器，基于第二采样时钟信号对第一信号进行存储，得到第三信号；第二暂存器，基于第二采样时钟信号对第二信号进行存储，得到第四信号；以及运算器，基于第二采样时钟信号对第二信号、所述第三信号以及第四信号进行运算得到第五信号，作为数字抽取滤波器的输出，其中，第二采样时钟信号的周期为第一采样时钟信号的周期的1/N，N为正整数。数字抽取滤波器在实现数字抽取滤波的同时具有更少的寄存器。

技术领域

本发明涉及电子技术领域。更具体地，涉及一种数字抽取滤波器及滤波方法、以及模数转换器。

背景技术

Σ-Δ(Delta-Sigma)调制器与数字抽取滤波器是实现16bit以上高精度模数转换器(ADC)的关键电路模块。Σ-Δ调制器依靠过采样与闭环负反馈控制实现的噪声抑制(Noise Shaping)技术，将基带内的量化噪声搬移到高频段，而数字抽取滤波器则将带外高频段的噪声加以滤除，同时将输出频率带宽降低到输入信号的奈奎斯特采样频率(2f_B)，最终实现对输入信号高精度的模数转换。随着过采样倍数N的增加，量化噪声谱与信号谱重叠的分量越来越少，噪声整形将噪声能量搬移到高频部分，数字抽取滤波器将频带外|ω|＞π/N的量化噪声滤除。数字抽取滤波器的目的是为了使过采样频率为f_s的数字信号通过滤波和降采样恢复到奈奎斯特(Nyquist)采样频率f_N＝2f_B的信号，并同时尽量只保留|ω|≤π/N内的有用信号，并滤除奈奎斯特频带外的噪声。

在信号处理中Sinc滤波器是一个理想的低通滤波器，在数字通信领域经常使用近似Sinc响应的数字抽取滤波器，级联积分梳状(Cascaded Integrator-Comb，简写为CIC)滤波器。CIC数字抽取滤波器仅利用加法器和寄存器(无乘法器)，占用资源少、实现简单且快速。阶数为一阶以上，过采样倍数为N的Σ-Δ调制器，其CIC数字抽取滤波器阶数为L，传递函数为

其中分子(1-Z^-N)^L是L阶梳状滤波器，分母(1-Z^-1)^L是L阶积分器，阶数L代表级联的滤波器级数。

一个二阶CIC数字抽取滤波器，其传递函数为

如图1所示，CIC数字抽取滤波器传统的滤波器信号图实现结构为两个积分器和两个梳状滤波器级联而成。

然而，如图1所示的传统的1位Σ-Δ调制器的二阶CIC数字抽取滤波器至少需要4组寄存器器及4组加(减)法器。并且为了得到高性噪比，防止累加器溢出，其需要保证数据位数足够长。每组寄存器位数为大于等于Llog₂N的整数。

例如，

阶数L＝2，假设过采样倍数N＝256，则第一级积分器所需寄存器最少需要8位；第二级积分器所需寄存器最少需要16位；第一级梳状滤波器所需寄存器最少需要16位；第二级梳状滤波器所需寄存器最少需要16位；需要一个最少8位的加法器；三个最少16位的加法器；

阶数L＝2，假设过采样倍数N＝32768，则第一级积分器所需寄存器最少需要15位；第二级积分器所需寄存器最少需要30位；第一级梳状滤波器所需寄存器最少需要30位；第二级梳状滤波器所需寄存器最少需要30位；需要一个最少15位的加法器；三个最少30位的加法器；

每级寄存器和加(减)法器都是一个不小的资源消耗，且延时比较大。

发明内容