[发明专利]探针卡模块

说明书

本发明公开了一种探针卡模块，其包括：一第一驱动单元，具有一第一非反相输出端及一第一反相输出端，该第一非反相输出端耦接一第一开关，该第一开关两端分别连接一第一导电探针及一第一电流源，该第一反相输出端耦接一第二开关，该第二开关两端分别连接一第二导电探针及该第一电流源；其中，该第一导电探针耦接一第一电阻，该第二导电探针耦接一第二电阻。

本案是一件分案申请，母案是申请日为2017年10月17日，申请号为201710965087.X的中国发明专利申请。

技术领域

本发明涉及探针卡技术领域，尤其是一种具有多阶电压驱动电路的探针卡。

背景技术

在集成电路组件的制造过程中，晶粒切割或组件封装之前会进行电性测试，这通常通过探针卡将测试机(Tester)所提供的电源信号与测试信号传输给待测组件(DeviceUnder Testing，简称DUT)；其中，电源信号用以供给待测组件所需电源，测试信号用以检测待测组件。

一般而言，具有多阶驱动(Multi-Level Driving)电路的探针卡模块10可如图1所示，以射频功率合成器(RF Power Combiner)为例，其包含两个数字驱动器12及14所形成的四阶电压驱动电路20；其中，数字驱动器12及14的输出端分别连接至电阻R11及R12的一端，电阻R11及R12的另一端彼此连接后，再经由电阻R13及信号传输线17而连接至导电探针18。如果数字驱动器12及14的正负电源电压设定为如图1所示的Vsp1、Vsn1、Vsp2、Vsn2，则该电压驱动电路20会依据其所接收输入信号的数字状态「00」、「01」、「10」、「11」，从而分别产生|Vsn1-Vsn2|、|Vsn1-Vsp2|、|Vsp1-Vsn2|、|Vsp1-Vsp2|的四阶输出电压。由于待测组件30本身亦具有电阻，因此该电压驱动电路20的输出电压最后落在待测组件30上的，将会由上述电阻R11、R12、R13及待测组件30内电阻之间的分压关系来决定。

然而，数字驱动器12、14每多推动一个电阻，都会拉低驱动器本身的操作速度。此外，待测组件30本身的电阻是变动的，各个待测组件30的电阻值都彼此不同，且当测试进行时，导电探针18每次接触到待测组件30的导电垫的压力不相同，所形成的接触电阻(Contact Resistance)亦不相同；亦即，该电压驱动电路20的输出电压每次落在待测组件30上的分压也会是不相同的，导致该探针卡模块10具有较差的多阶电压精准度，进而影响电性测试准确性。因此，有必要发展新的探针卡技术，以有效解决上述问题。对于现有的探针卡模块技术，另亦可参阅中国台湾专利案TW I512296、中国专利案CN 105372574A、美国专利案US 20050172176，其皆完全不同于本案的技术方案。

发明内容

本发明的目的之一，即在于解决待测组件进行高频测试时，数字驱动器的操作速度减小及所提供的多阶电压精准度较差问题，以提供更佳的探针卡模块操作性能。

根据本发明的一方面，一实施例提供一种探针卡模块，其包括：一第一驱动单元，具有一第一输出端，该第一输出端连接一第一电阻；一第二驱动单元，具有一第二输出端，该第二输出端连接一第二电阻；一放大单元，具有一非反相输入端、一反相输入端及一第三输出端，该第一电阻及该第二电阻连接至该非反相输入端，且该第三输出端连接至该反相输入端；以及一导电探针，连接至该放大单元的第三输出端。

在一实施例中，该探针卡模块进一步包括：一第三电阻，该第一电阻及该第二电阻经由该第三电阻连接至该放大单元的该非反相输入端；以及一第四电阻，该放大单元的该非反相输入端经由该第四电阻接地。

在一实施例中，该第一电阻与该第二电阻具有相同电阻值。

在一实施例中，该探针卡模块进一步包括：一第三驱动单元，具有一第四输出端，该第四输出端连接一第五电阻，且该第五电阻连接至该放大单元的该非反相输入端。