[发明专利]基于层次化可靠性验证的单元替换的时序优化设计方法

说明书

本发明提供了一种基于层次化可靠性验证的单元替换的时序优化设计方法，属于数字电路可靠性设计领域，适用于可靠性引起的电路时序违背优化设计。该设计由晶体管退化模型抽象出标准单元的退化时序模型，从而生成退化的单元库，利用退化的单元库对数字电路进行时序分析，大大节省大规模数字电路可靠性验证的时间，提高验证效率。针对时序违背路径，采用单元替换进行时序优化，实现在设计早期阶段考虑HCI、NBTI和TDDB效应对电路时序的影响。

技术领域

本发明属于数字电路可靠性设计领域，涉及一种对可靠性因素对数字电路时序影响的优化设计方法，具体涉及一种采用备用单元进行替换从而实现电路时序优化的设计方法。

背景技术

随着晶体管的特征尺寸越来越小，电路的集成度越来越高，使得晶体管内部的电场和电流密度增加，可靠性问题成为影响电路性能的重要因素。由于晶体管的退化是影响集成电路可靠性的主要因素，因此电路可靠性的评估需在微观失效机制建模的基础上进行。而在影响电路长期工作可靠性的微观失效因素中，最主要的是热载流子注入效应(HCI)、负偏压温度不稳定效应(NBTI)、栅氧化层经时击穿(TDDB)因素。

HCI效应主要是随着晶体管的特征尺寸越来越小，由于晶体管特征尺寸和工作电压的缩小不是等比例的变化，导致晶体管沟道的电场变强，从而沟道中的载流子在高电场的作用下成为热载流子。由于部分热载流子越过硅和二氧化硅界面进入栅氧化层，引起氧化层的损伤，导致阈值电压的偏移和迁移率的下降等电性的漂移。NBTI效应主要是对p型晶体管的性能影响较大。在高温和负栅压共同作用下，晶体管沟道中的空穴越过硅和二氧化硅界面进入栅氧化层，引起氧化层的损伤，从而导致阈值电压等电性参数的漂移。TDDB效应主要由于晶体管的栅氧化层的厚度变得越来越薄。当氧化层连续加上适当的电压后，氧化层的质量变差，发生击穿现象，引起阈值电压的漂移。

综上HCI、NBTI和TDDB主要是陷阱电荷和界面态电荷的累积，使得氧化层质量的下降，引起晶体管的退化，从而导致门级单元的延时增加，最终使得关键路径时延超出预定的时限，发生时序违背。因此，在设计早期阶段考虑HCI、NBTI和TDDB效应对电路时序的影响具有重要的工程意义。

目前的研究已经提出了层次化的技术验证HCI、NBTI和TDDB效应对数字电路时序的影响。专利申请号为202010375964.X的中国专利“一种层次化数字电路可靠性验证方法”中，公开了一种在晶体管退化模型基础上提取退化单元库并实现对大规模数字电路可靠性的快速验证，通过在传统BSIM3v3模型的基础上增添晶体管受HCI、NBTI和TDDB退化效应导致的阈值电压和迁移率漂移公式；经由ICCAP工具提取阈值电压和迁移率漂移公式中的参数值，再将计算公式添加到SPICE仿真器中，利用改进的SPICE仿真器进行仿真得到晶体管的老化模型；接着基于晶体管退化模型提取标准单元的退化时序模型；再通过对每个标准单元的退化时序模型进行合并从而生成退化的单元库，从而利用退化的单元库实现对数字电路可靠性的快速验证；但是该专利公开的层次化可靠性验证方法中并没有包含优化由退化单元库产生的时序违背路径的时序。

综上所述，一种更完善的能够包含优化由退化单元库产生的时序违背路径的时序的方法变得迫切需要。

发明内容

本发明要解决的技术问题是，提供一种优化由退化单元库产生的时序违背路径的时序的方法。

为解决上述技术问题，本发明提出了一种单元替换的时序优化设计方法，即针对由退化单元库产生的时序违背路径，使用与要被替换单元相同的备用单元对时序违背路径上的单元进行替换。

本发明的技术方案：

基于层次化可靠性验证的单元替换的时序优化设计方法，步骤如下：

基于一种层次化数字电路可靠性验证方法中的技术生成退化单元库，利用该退化单元库，对电路进行静态时序分析从而得到时序违背的路径S；针对路径S，按照路径终点到起始点的方向进行单元替换；首先确定路径S上所有单元的坐标，以及确定路径S的终点是否为电路的输出引脚；