[发明专利]三维存储器及其制造方法

说明书

本发明提供了一种三维存储器及其制造方法。本发明的三维存储器的制造方法包括以下步骤：提供半导体结构，所述半导体结构包括衬底和依次设于所述衬底上的绝缘层、导体层和堆叠层，所述导体层具有未被所述堆叠层覆盖的外围区；形成垂直贯穿所述导体层而到达所述绝缘层的第一通孔；在所述第一通孔中形成间隙壁；以及在所述第一通孔中形成第一导电部，所述间隙壁设于所述导体层和所述第一导电部之间。本发明的方法可以在不需要额外掩模版的情况下实现导体层与导电部的隔离。

技术领域

本发明主要涉及半导体领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着市场对存储密度要求的不断提高，二维存储器关键尺寸缩小已经到了规模量产技术上的极限，为了进一步提高存储容量、降低成本，提出了三维结构的存储器。

为提高存储密度，一般通过增加三维存储器中的堆叠层数来实现。目前主流的3DNAND闪存的三维存储器件中，随着存储阵列结构的堆叠层的层数的不断增加，对堆叠层中沟道孔底部进行硅-氧化物-氮化物-氧化物(Si,Oxide,Nitride,Oxide,SONO)刻蚀工艺难度随之提高。

一些改进的方案使用替代结构，例如SWNN(Side Wall N-poly/N-Sub) 结构以避免SONO刻蚀工艺。SWNN结构中包含了导体层，当堆叠层中外围的接触部穿过导体层时，会产生短路，因此需要对导电部进行隔离。常规的方式是通过额外的步骤预先在导体层中形成通孔并填充绝缘层。这需要额外的刻蚀和掩模版，从而增加了成本。

发明内容

本发明要解决的技术问题是提供一种三维存储器及其制造方法，可以在不需要额外掩模版的情况下实现导体层与导电部的隔离。

为解决上述技术问题，本发明提供了一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底和依次设于所述衬底上的绝缘层、导体层和堆叠层，所述导体层具有未被所述堆叠层覆盖的外围区；形成垂直贯穿所述导体层而到达所述绝缘层的第一通孔；在所述第一通孔中形成间隙壁；以及在所述第一通孔中形成第一导电部，所述间隙壁设于所述导体层和所述第一导电部之间。

在本发明的一实施例中，所述绝缘层包括刻蚀停止层，其中形成所述第一通孔时停止在所述刻蚀停止层上。

在本发明的一实施例中，上述方法还包括形成垂直贯穿绝缘层的第二导电部，所述第二导电部电性连接所述第一导电部。

在本发明的一实施例中，形成所述第二导电部的步骤包括：去除所述衬底且减薄所述绝缘层；在所述绝缘层上形成保护层；从所述保护层背面形成贯穿至所述第一导电部的第二通孔；在所述第二通孔中形成所述第二导电部。

在本发明的一实施例中，所述导体层包括第一子层、第二子层和第三子层，所述第二子层位于所述第一子层和所述第三子层之间，所述第二子层为牺牲层或接触层，所述接触层用于与垂直穿过堆叠层的沟道层侧壁接触。

在本发明的一实施例中，所述第一子层和第三子层是掺杂的多晶硅层，所述牺牲层是未掺杂的多晶硅，所述接触层是掺杂的多晶硅。

在本发明的一实施例中，所述外围区与所述堆叠层的字线连接区相邻。

本发明还提出一种三维存储器，包括绝缘层、导体层、堆叠层、沟道结构以及第一通孔。导体层设于所述绝缘层上。堆叠层设于所述导体层上，所述堆叠层具有核心区，其中所述导体层具有未覆盖所述堆叠层的外围区。所述沟道结构布置在所述核心区上并穿过所述堆叠层而到达所述导体层。第一通孔垂直贯穿所述导体层而到达所述绝缘层，所述通孔内具有间隙壁和第一导电部。

在本发明的一实施例中，上述三维存储器还包括第二导电部，垂直贯穿所述绝缘层且电性连接所述第一导电部。