[发明专利]半导体结构

说明书

本公开实施例提供一种半导体结构。其包括半导体基底；鳍片延伸于半导体基底上，其中鳍片包括位于半导体基底上的第一层，以及位于第一层上的第二层，其中第一层包括具有第一锗浓度的硅锗，且其中第二层包括具有第二锗浓度的硅锗，第二锗浓度小于第一锗浓度；以及栅极堆叠设置于鳍片上。

技术领域

本发明实施例涉及半导体结构及其形成方法，尤其涉及鳍片的形成。

背景技术

集成电路已进展至具有更小部件尺寸(如16nm、10nm、7nm、和5nm)的先进技术。在这些先进技术中，元件(如晶体管)缩小，且因此诱发各种问题，如接触部至栅极桥接的疑虑。再者，对于提升元件性能，具有鳍片有源区的立体晶体管是所欲的。那些在鳍片有源区上形成的立体场效晶体管(field effect transistor,FET)也被称为鳍式场效晶体管(finfield effect transistor,FinFET)。对于短通道控制，具有狭窄鳍片宽度的鳍式场效晶体管是所欲的，导致鳍片有源区的高深宽比(aspect ratio)。相应地，由于栅极金属和源极/漏极轮廓设计和尺寸效应降低元件性能，鳍片有源区可具有不均匀的临界电压(thresholdvoltage,Vt)分布。再者，鳍片有源区可具有不均匀的开通电流分布，有较高的电流拥挤风险。再者，鳍片有源区可具有在鳍片顶部较高的临界电压、较小鳍片宽度的较高临界电压及/或较大通道长度的较高临界电压。因此，有必要用元件结构和鳍片晶体管的方法解决这些疑虑以提升电路性能。

发明内容

本公开实施例的目的在于提供半导体结构，以解决上述至少一个问题。

一种半导体结构，包括半导体基底、鳍片以及栅极堆叠。鳍片延伸于半导体基底上，其中鳍片包括位于半导体基底上的第一层，以及位于第一层上的第二层，其中第一层包括具有第一锗浓度的硅锗，且其中第二层包括具有第二锗浓度的硅锗，第二锗浓度小于第一锗浓度；栅极堆叠设置于鳍片上。

一种半导体结构的形成方法，包括：形成第一鳍片层于半导体基底上，其中第一鳍片层包括具有第一锗浓度的硅锗；形成第二鳍片层于第一鳍片层上，其中第二鳍片层包括具有第二锗浓度的硅锗，第二锗浓度小于第一锗浓度；以及图案化半导体基底，以形成鳍片。

一种半导体结构，包括：半导体基底；鳍片，延伸于半导体基底上，其中鳍片包括：第一层，位于半导体基底上，第一层包括含硅化合物半导体，具有第一浓度的掺杂，第二层，位于第一层上，第二层包括含硅化合物半导体，具有第二浓度的掺杂，第二浓度小于第一浓度，以及第三层，位于第二层上，第三层包括含硅化合物半导体，具有第一浓度的掺杂；以及栅极堆叠，设置于鳍片上。

附图说明

以下将配合所附附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A是根据各种实施例，建构出半导体结构的透视图。

图1B是根据各种实施例，建构出图1A的半导体结构沿着AA’线段的侧面示意图。

图2是根据本发明一些实施例中的各种面向，建构出制作半导体结构方法的流程图。

图3、图4A、图4B、图5A、图5B、图6A、图7A、图7B、图8A、图8B、图9A、图9B、图9C、图10、和图11是根据各种实施例，建构出在半导体结构的各种制造阶段的侧面示意图。

图12、图13、和图14是根据各种实施例，建构出在半导体结构的各种制造阶段的透视图。

图15A和图15B是根据一些实施例，建构出图14的半导体结构沿着AA’线段的侧面示意图。

图16A和图16B是根据一些实施例，建构出图14的半导体结构沿着BB’线段的侧面示意图。