[发明专利]集成电路复位的方法和集成电路

说明书

本公开提供了一种集成电路复位的方法，包括：响应于接收对象为第一数据单元的复位信号，根据复位信号生成同步复位信号，再经过至少一个预设周期后将同步复位信号输出至第一数据单元；响应于第一数据单元输出的第一数据信号，根据同步复位信号和第一数据信号生成第二数据信号，并输出至第二数据单元。本公开还提供了一种集成电路。

技术领域

本公开涉及半导体集成电路领域，特别涉及一种集成电路复位的方法和集成电路。

背景技术

随着工艺的演进及技术的积累，集成电路(Integrated Circuit，简称IC)设计能够将越来越复杂的功能集成到一块芯片上。一般通过在系统级芯片(System on Chip，简称SoC)中集成的不同IP核(Intellectual Property Core)来实现芯片不同的功能，这也导致在一块芯片中通常涵盖多个复位域。

其中，复位是将电路中保持状态的时序器件初始化，从而实现电路、IP核乃至芯片的状态初始化。芯片需要正确初始化整个芯片电路的复位信号，确保在上电时可以初始化内部各个部分逻辑，使得电路进入一个能够稳定操作的确定态。除了芯片的全局复位，不同的IP核也需要具备单独的复位功能，一般通过同步复位或异步复位实现。而异步复位因在复位撤离时刻与时钟有效沿的间隔较短，复位恢复时间不足，存在导致输出信号亚稳态的可能。现阶段，多采用异步复位同步释放的方式，以降低复位释放时亚稳态出现的概率。

但是，对于属于不同复位域且存在数据信号交互的两个逻辑模块，在其中一个逻辑模块复位生效时，由其输出的数据可能存在亚稳态，有传播亚稳态的可能，这种亚稳态的传播具备难以消除的安全隐患，会危害芯片子模块的正常运行。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种集成电路复位的方法和集成电路。

为实现上述目的，第一方面，本公开实施例提供了一种集成电路复位的方法，包括：

响应于接收对象为第一数据单元的复位信号，根据所述复位信号生成同步复位信号，再经过至少一个预设周期后将所述同步复位信号输出至所述第一数据单元，其中，所述复位信号用于对所述第一数据单元进行复位，所述同步复位信号相较于所述复位信号延迟了N个所述预设周期，N大于或等于2；

响应于所述第一数据单元输出的第一数据信号，根据所述同步复位信号和所述第一数据信号生成第二数据信号，并输出至第二数据单元，其中，所述第一数据信号的接收对象为第二数据单元，所述第一数据单元和所述第二数据单元属于不同复位域。

第二方面，本公开实施例还提供了一种集成电路，包括：

第一数据单元；

与所述第一数据单元属于不同复位域的第二数据单元；

复位钳位单元，用于接收接收对象为所述第一数据单元的复位信号，根据所述复位信号生成同步复位信号，再经过至少一个预设周期后将所述同步复位信号输出至所述第一数据单元，其中，所述复位信号用于对所述第一数据单元进行复位，所述同步复位信号相较于所述复位信号延迟了N个所述预设周期，N大于或等于2；接收所述第一数据单元输出的第一数据信号，根据所述同步复位信号和所述第一数据信号生成第二数据信号，并输出至所述第二数据单元，其中，所述第一数据信号的接收对象为第二数据单元。

本公开具有以下有益效果：

本公开实施例提供了一种集成电路复位的方法和集成电路,可通过对复位信号进行同步处理再输入至对应数据单元，根据同步后的复位信号对该数据单元输出的数据信号进行处理，保证该数据单元进行复位时，输出的数据信号不含亚稳态，实现有效降低芯片进行局部复位处理时跨复位域的复位操作带来的亚稳态传递风险，提高不同复位域下复位操作的可靠性。

附图说明

图1为本公开实施例提供的一种集成电路复位的方法的流程图；