[发明专利]包括沟槽电极结构的半导体器件

权利要求书

1.一种半导体器件(100)，包括：

半导体本体(102)，其包括第一主表面(104)；

多个沟槽电极结构(1061、1062、1063、106)，其沿着第一横向方向(x1)平行地延伸；

所述多个沟槽电极结构(1061、1062、1063、106)中的第一沟槽电极结构(1061)包括栅极电极(108)；

栅极接触(110)，其在栅极接触区域(112)中电连接到栅极电极(108)，其中栅极接触区域(112)被沿着第一横向方向(x1)布置在第一区段中；

源极接触区域(116)，其被沿着第一横向方向(x1)布置在第二区段中；

隔离结构(118)，其被布置在栅极接触区域(112)中的栅极接触(110)和半导体本体(102)之间，其中隔离结构(118)的底部侧(120)被沿着竖向方向(y)布置在所述多个沟槽电极结构(1061，1062，1063，106)中的第一沟槽电极结构(1061)的底部侧(122)和第一主表面(104)之间，并且其中，

栅极接触(110)沿着竖向方向(y)延伸达到第一主表面(104)或者在第一主表面(104)下方延伸。

2.根据权利要求1所述的半导体器件(100)，其中，栅极接触(110)在第一主表面(104)处沿着第二横向方向(x2)的延伸大于所述多个沟槽电极结构(1061、1062、1063、106)中的第一沟槽电极结构(1061)在第一主表面(104)处沿着第二横向方向(x2)的延伸。

3.根据前述权利要求中的任何一项所述的半导体器件(100)，其中，隔离结构(118)包括电介质，电介质包括STI即浅沟槽隔离和LOCOS即硅的局部氧化中的至少之一。

4.根据前述权利要求中的任何一项所述的半导体器件(100)，其中，所述多个沟槽电极结构(1061、1062、1063、106)中的第二沟槽电极结构(1062)包括第一源极电极(114)，源极接触区域(116)被沿着第一横向方向(x1)布置在第二区段中，并且栅极接触区域(112)被布置在半导体本体(102)的边缘(130)和源极接触区域(116)之间，并且其中所述多个沟槽电极结构(1061、1062、1063、106)中的第一沟槽电极结构(1061)和边缘(130)之间沿着第一横向方向(x1)的第一横向距离(d1)小于所述多个沟槽电极结构(1061、1062、1063、106)中的第二沟槽电极结构(1062)和边缘(130)之间沿着第一横向方向(x1)的第二横向距离(d2)。

5.根据前述权利要求中的任何一项所述的半导体器件(100)，其中，所述多个沟槽电极结构(1061、1062、1063、106)中的第一沟槽电极结构(1061)的第一部分被布置在隔离结构(118)和第一主表面(104)之间。

6.根据前述权利要求中的任何一项所述的半导体器件(100)，其中，所述多个沟槽电极结构(1061、1062、1063、106)中的第一沟槽电极结构(1061)和所述多个沟槽电极结构(1061、1062、1063、106)中的另一沟槽电极结构被由在栅极接触区域(112)中沿着第二横向方向(x2)延伸的第一横向沟槽电极结构(124)合并。

7.根据前述权利要求中的任何一项所述的半导体器件(100)，其中，隔离结构(118)包括pn结隔离。

8.根据权利要求7所述的半导体器件(100)，其中，pn结隔离被辅助沟槽电极结构(146)围绕，并且其中，辅助沟槽电极结构(146)将所述多个沟槽电极结构(1061，1062，1063，106)中的一个沟槽电极结构(1061)合并在栅极接触区域(112)中。

9.根据权利要求8所述的半导体器件(100)，其中，栅极接触(110)的底部侧邻接辅助沟槽电极结构(146)中的电极(148)和pn结隔离中的每个。