[发明专利]具有空腔结构的半导体衬底及其制备方法

说明书

本发明提供一种具有空腔结构的半导体衬底及其制备方法，制备方法包括：提供第一基底和第二基底，在第一基底中进行离子注入形成预设剥离层，预设剥离层与需要形成的空腔结构之间具有预设距离，预设距离大于空腔结构的空腔特征尺寸的1/8，将第一基底和第二基底相键合，沿预设剥离层剥离，得到具有空腔结构的半导体衬底。本发明在进行离子注入形成剥离界面时依据需要形成的空腔结构预制预设剥离层，预设剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，从而可以保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。

技术领域

本发明属于半导体器件结构设计制造技术领域，特别是涉及一种具有空腔结构的半导体衬底及其制备方法。

背景技术

在半导体衬底内部制备空腔，空腔可以起到绝缘等作用，半导体功能器件可以制备在空腔上，可以保持器件良好的亚阈值等特性。为了提高集成电路芯片的性能和性能价格比，缩小器件特征尺寸从而提高集成度是一个主要的途径。但随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon-On-Insulator)结构因能很好地抑制短沟效应，并提高器件按比例缩小的能力，已成为深亚微米MOS器件的优选结构。随着SOI技术的不断发展，研究人员开发出一种新型的晶体管结构SON(Silicon onnothing)晶体管。SON通过“空洞”结构在沟道下形成局域的绝缘体上硅，SON技术是降低SOI器件短沟等效应的一种方法。与SO1器件相比，SON器件去除了沟道下方的埋氧层，减少了顶层硅底部的界面态，减少了埋氧层中体电荷对沟道导电特性的影响，减少了沟道与衬底之间的寄生电容，同时使器件具有良好的抗总剂量辐射能力。SON器件相比于SOI器件，由于去除了背部电荷、电容影响，对短沟道效应的抑制能力有一定增强。

然而，在现有的制备具有空腔的半导体衬底的工艺中，往往需要沿剥离层进行智能剥离(Smart-cut)的工艺，例如，在SON衬底制备时需要对顶层硅进行智能剥离，例如，以注入氢离子形成剥离层为例，在智能剥离过程中，剥离界面产生了氢气泡，氢气泡对剥离层产生了较大压力，从而导致最终得到的剥离层破损，当SON衬底中部分顶层硅发生破损时，该衬底不能满足集成电路、微机电系统等应用需求。现有工艺中，如果空腔尺寸较大，空腔上方的材料层(如顶层硅)容易发生破损，如图26所示，显示出了现有技术中，对于不同尺寸的空腔结构，空腔上方的顶层硅的破损情况。随着空腔尺寸增大，空腔上方顶层硅破损概率迅速增大，部分没有完全破损的空腔边缘出现了裂缝。严重影响器件的良率及性能。

因此，如何提供一种具有空腔结构的半导体衬底及其制备方法，以解决现有技术中的上述技术问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有空腔结构的半导体衬底及制备方法，用于解决现有技术中制备具有空腔的衬底时空腔上方材料层易破损等问题。

为实现上述目的及其他相关目的，本发明提供一种具有空腔结构的半导体衬底的制备方法，所述制备方法包括步骤：

提供第一基底及第二基底；

对所述第一基底进行离子注入，以于所述第一基底中形成预设剥离层，所述预设剥离层与需要形成的空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，其中，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8；

所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸；