[发明专利]具有纳米级空腔结构的SOI衬底及其制备方法

说明书

本发明提供一种具有纳米级空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成叠层结构，自下而上包括下牺牲材料层、牺牲介质层及上牺牲材料层，形成辅助侧墙，基于辅助侧墙依次刻蚀出第一辅助凹槽、第二辅助凹槽、第三辅助凹槽及凹槽结构，凹槽结构作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用凸出的侧墙掩模凹槽结构得到空腔结构，制备出含有内嵌纳米级空腔的SOI衬底，可以在顶层硅中制备得到纳米级空腔，防止由于空腔特征尺寸较大顶层硅承受的应力容易超出极限。本发明可以保护器件制备过程中第一介质层受到较小的过刻蚀损伤，在第一介质层作为器件一部分时提高性能。

技术领域

本发明属于半导体器件结构设计制造技术领域，特别是涉及一种具有纳米级空腔结构的SOI衬底及其制备方法。

背景技术

在半导体衬底内部制备空腔，空腔可以起到绝缘等作用，半导体功能器件可以制备在空腔上，可以保持器件良好的亚阈值等特性。例如，为了提高集成电路芯片的性能和性能价格比，缩小器件特征尺寸从而提高集成度是一个主要的途径。但随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon-On-Insulator)结构因能很好地抑制短沟效应，并提高器件按比例缩小的能力，已成为深亚微米MOS器件的优选结构。随着SOI技术的不断发展，研究人员开发出一种新型的晶体管结构SON(Silicon on nothing)晶体管。SON通过“空洞”结构在沟道下形成局域的绝缘体上硅，SON技术是降低SOI器件短沟等效应的一种方法。与SO1器件相比，SON器件去除了沟道下方的埋氧层，减少了顶层硅底部的界面态，减少了埋氧层中体电荷对沟道导电特性的影响，减少了沟道与衬底之间的寄生电容，同时使器件具有良好的抗总剂量辐射能力。SON器件相比于SOI器件，由于去除了背部电荷、电容影响，对短沟道效应的抑制能力有一定增强。

然而，在现有的制备具有空腔的半导体衬底的工艺中，往往需要沿剥离层进行智能剥离(Smart-cut)的工艺，例如，在SON衬底制备时需要对顶层硅进行智能剥离，例如，以注入氢离子形成剥离层为例，在智能剥离过程中，剥离界面产生了氢气泡，氢气泡对剥离层产生了较大压力，从而导致最终得到的剥离层破损，当SON衬底中部分顶层硅发生破损时，该衬底不能满足集成电路、微机电系统等应用需求。现有工艺中，如果空腔尺寸较大，空腔上方的材料层(如顶层硅)容易发生破损。在通过包含“智能剥离”的工艺方案来制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。且依靠现有光刻技术难以在SOI的结构中通过简单工艺有效制备出纳米级的空腔结构。此外，形成在中间绝缘层中的空腔难以有效满足器件性能需求，器件整体性能进一步提升受限。而且在器件的制备过程中往往容易由于中间材料层的损伤影响最终得到的器件结构的精确度，影响器件的性能。

因此，如何提供一种具有纳米级空腔结构的SOI衬底及其制备方法，以解决现有技术中的上述技术问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有纳米级空腔结构的SOI衬底及其制备方法，用于解决现有技术中在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，空腔上方材料层承受的应力容易超出极限，发生破损；现有的具有空腔结构的SOI衬底结构单一，难以有效满足器件需求，器件整体性能提升受限以及器件的制备过程中容易由于中间材料层的损伤影响最终得到的器件结构的精确度等问题。

为实现上述目的及其他相关目的，本发明提供一种具有空腔结构的SOI衬底的制备方法，所述制备方法包括如下步骤：

提供第一基底，所述第一基底包括第一衬底及形成于所述第一衬底上的第一介质层；

于所述第一基底上形成至少一个叠层结构，所述叠层结构自下而上包括下牺牲材料层、牺牲介质层以及上牺牲材料层；