[发明专利]一种基于数据流驱动的多发射混合粒度可重构阵列处理器

权利要求书

1.一种基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，包括数据访问单元(Load Element，LE)、数据存储单元(Store Element，SE)、粗粒度处理单元(Coarse Processing Element，CPE)、细粒度处理单元(Fine Processing Element FPE)、主核处理器、本地存储器和任务控制器。

2.如权利要求1所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述粗粒度处理单元包括输入缓冲区、输出缓冲区、运算器(ALU)、本地寄存器(LocalReg，LR)、可配置寄存器和可配置数据选择器(Muliplexer，MUX)。

3.如权利要求2所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述粗粒度处理单元设置有37位的第一数据输入端口，37位的第二数据输入端口，6位的第三数据输入端口以及32位的配置输入端口，所述粗粒度处理单元还设置有37位的第一数据输出端口，37位的第二数据输出端口，6位的第三数据输出端口。

4.如权利要求3所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述37位的第一数据输入端口，所述37位的第二数据输入端口，所述37位的第一数据输出端口以及所述37位的第二数据输出端口均包括1位有效标志位v，占据4位的数据标志位t和占据32位的原始数据位d；所述有效标志位v表示某一个数据在所述阵列处理器流动中是否有效，所述数据标志位t表示输入到所述粗粒度处理单元中的某一个数据的批次；所述原始数据位d表示粗粒度真实数据，是进入到所述阵列处理器中参与计算的原始数据。

5.如权利要求2所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述输入缓冲区是一个存储的实体，其数据结构是一个表结构，所述表结构中每一行的大小是73位，所述表结构中行的深度设置成4。

6.如权利要求2所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述输出缓冲区的个数为2，是标准的先进先出结构，深度为4，所述输出缓冲区出数的时候一次最大的出数位数是73位。

7.如权利要求2所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述运算器包括第一输入端口、第二输入端口，以及第三输入端口，所述第一输入端口和第二输入端口是常规输入端口，均为32位，所述第三输入端口是为一些特殊计算预留的隐藏输入端口，一般情况下对用户透明，通过特殊的配置字可以调用所述运算器的所述第三输入端口；所述运算器内部配置有用于实现不同计算功能的配置码，当所述运算器被激活计算时，接受数据并根据所述配置码指定的功能完成计算，将结果输出到相应的所述输出缓冲区。

8.如权利要求2所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述可配置寄存器的输入端口和输出端口均可配置，根据不同的配置情况，所述可配置寄存器被用作常量寄存器或者通用寄存器。

9.如权利要求1所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述细粒度处理单元包括4个细粒度数据输入端口和1个细粒度数据输出端口，入口控制逻辑模块和查找表。

10.如权利要求9所述的基于数据流驱动的多发射混合粒度可重构阵列处理器，其特征在于，所述细粒度数据输入端口和所述细粒度数据输出端口的位宽均是6位，具体组成为1位的信号有效位、4位的数据标记位和1位的布尔运算位；输入数据经过所述入口控制逻辑模块后，进入所述查找表。