[发明专利]毛刺功率分析和优化引擎

说明书

本发明涉及一种用于毛刺功率分析和优化引擎的方法和系统。通过访问半导体电路的仿真开关行为报告。确定在半导体电路中与多个引脚对应的多个毛刺瓶颈比率，所述确定包括通过下述进行：在末端输出引脚上设置初始瓶颈比率；并且反向遍历半导体电路，以确定在末端输出引脚的扇入锥中的引脚的多个毛刺瓶颈比率。确定与多个引脚相关联的多个总毛刺功率，多个总毛刺功率中的总毛刺功率基于毛刺瓶颈比率和对应引脚的毛刺功率来确定。基于多个总毛刺功率来在多个引脚中识别一个或更多个关键瓶颈引脚。调整与一个或更多个关键瓶颈引脚相关联的一个或更多个门，以降低一个或更多个门的对应的一个或更多个总毛刺功率。

相关申请的交叉引用

本申请要求于2020年6月3日提交的题为GLITCH POWER ANALYSIS ANDOPTIMIZATION ENGINE的美国临时专利申请第63/034,189号(代理人案卷号第AVATP007+)的优先权，所述美国临时专利申请出于所有目的通过引用并入本文。

技术领域

本申请涉及数字芯片设计中的毛刺功率分析和优化引擎。

背景技术

FinFET(鳍式场效应晶体管)技术的出现作为改进极大地降低了电路泄漏功率。因此，电路总功率消耗更多地由“动态功率”驱动，其中动态功率在本文中被称为当类似逻辑门的电路部件处于激活状态时(例如在上升或者下降翻转期间)消耗的功率。在电路设计和实现期间，将分析和优化的重点放在降低动态功率，将有利于提高电池寿命、减少热量和/或热噪声、提高功率效率、降低功率需求以及减小与所述电路相关联的产品的重量/尺寸。

发明内容

本发明的一个方面提供了一种用于毛刺功率分析和优化的双毛刺功率分析引擎。所述用于毛刺功率分析和优化引擎的方法包括：访问半导体电路的仿真开关行为的报告；确定在所述半导体电路中与多个引脚对应的多个毛刺瓶颈比率，所述确定包括通过下述进行：在末端输出引脚上设置初始瓶颈比率；以及反向遍历所述半导体电路，以确定在所述末端输出引脚的扇入锥中的引脚的多个毛刺瓶颈比率；确定与所述多个引脚相关联的多个总毛刺功率，所述多个总毛刺功率中的总毛刺功率基于毛刺瓶颈比率和对应引脚的毛刺功率来确定；基于所述多个总毛刺功率来在所述多个引脚中识别一个或更多个关键瓶颈引脚；以及调整与所述一个或更多个关键瓶颈引脚相关联的一个或更多个逻辑门，以降低所述一个或更多个逻辑门的对应的一个或更多个总毛刺功率。

所述多个总毛刺功率中的总毛刺功率可以至少部分地基于所述毛刺瓶颈比率乘以所述对应引脚的毛刺功率的函数。

所述对应引脚的毛刺功率可以至少部分地基于针对所述对应引脚的生成的毛刺功率、或针对所述对应引脚的传播的毛刺功率；或者至少部分地基于针对所述对应引脚的生成的毛刺功率和针对所述对应引脚的传播的毛刺功率两者。

所述开关行为报告可以包括值更改转储文件。

所述方法还可以包括基于所述开关行为报告确定准确的毛刺翻转信息。

所述准确的毛刺翻转信息可以至少部分地基于所述开关行为报告的注释引擎分析。

所述方法还可以包括使用边界引脚翻转信息来确定统计毛刺翻转信息。

所述统计毛刺翻转信息可以至少部分地基于统计引擎估计。

可以考虑到边输入干扰来确定所述统计毛刺翻转信息。

可以使用机器学习确定与所述边输入干扰相关联的参数。

可以使用一阶近似说明所述边输入干扰。

可以使用非翻转边输入的相关性说明所述边输入干扰。

所述方法还可以包括：基于所述开关行为报告确定准确的毛刺翻转信息；使用边界引脚翻转信息来确定统计毛刺翻转信息；以及确定校准比率。

所述方法还可以包括将校准比率应用于统计毛刺翻转值。

所述方法还可以包括从所述开关行为报告中提取与多个逻辑门输出引脚对应的多个毛刺计数，并且基于所述多个毛刺计数确定多个准确的毛刺功率。

所述方法还可以包括确定与所述多个引脚对应的多个毛刺功率。