[发明专利]动态范围控制电路、音频处理芯片及其音频处理方法

权利要求书

1.一种动态范围控制电路，其特征在于，包括：

第一增益支路，所述第一增益支路包括多个串联的第一增益生成模块；

第二增益支路，所述第二增益支路包括多个并联的第二增益生成模块；

输出模块，所述输出模块用于基于所述第一增益支路的输出增益、所述第二增益支路的输出增益以及初始输入数据，输出目标数据；

其中，所述第一增益生成模块和所述第二增益生成模块均具有单独的增益生成器和增益平滑处理模块；同一个增益生成模块中，所述增益生成器用于对所属增益生成模块接收的输入信号进行增益处理，所述增益平滑处理模块用于基于所述增益生成器的输出增益，设置压缩时间和释放时间。

2.根据权利要求1所述的动态范围控制电路，其特征在于，所述第一增益支路用于基于各个所述第一增益生成模块的输出增益以及所述初始输入数据的幅值，生成各个所述第二增益生成模块的输入信号。

3.根据权利要求1所述的动态范围控制电路，其特征在于，所述第一增益支路具有N个串联的第一增益生成模块，该N串联的第一增益生成模块依次为第1级第一增益生成模块至第N级第一增益生成模块，N为大于1的正整数；第i级第一增益生成模块具有第i级输出增益，i为不大于N的正整数；

如果i＝1，第1级第一增益生成模块基于所述初始输入数据的幅值输出第1级输出增益；

如果i＞1，第i级第一增益生成模块基于所述初始输入数据的幅值、以及第1级输出增益至第i-1级输出增益，输出第i级输出增益。

4.根据权利要求1所述的动态范围控制电路，其特征在于，所述第一增益支路具有N个串联的第一增益生成模块，该N串联的第一增益生成模块依次为第1级第一增益生成模块至第N级第一增益生成模块，N为大于1的正整数；

所述第一增益支路还包括：N-1个级联的第一加法器，该N-1个第一加法器依次为第1级第一加法器至第N-1级第一加法器；

其中，第j级第一加法器用于计算前j级所有第一增益生成模块的输出增益与所述初始输入数据的幅值之和，作为第j+1级第一增益生成模块的输入信号，j为不大于N-1的正整数。

5.根据权利要求1所述的动态范围控制电路，其特征在于，所述第一增益支路具有N个串联的第一增益生成模块，该N串联的第一增益生成模块依次为第1级第一增益生成模块至第N级第一增益生成模块，N为大于1的正整数；

所述第一增益支路还包括：N-1个级联的第二加法器，该N-1个第二加法器依次为第1级第二加法器至第N-1级第二加法器；

其中，第1级第二加法器用于计算第1级第一增益生成模块的输出增益与第2级第一增益生成模块的输出增益之和；第j级第二加法器用于计算第j-1级第二加法器的输出增益与第j+1级第一增益模块的输出增益之和，j为大于1，且不大于N-1的正整数。

6.根据权利要求1所述的动态范围控制电路，其特征在于，所述第二增益支路包括M个并行的第二增益生成模块以及比较器，M为大于1的正整数；

所述第二增益生成模块的输入信号均为所述初始输入数据的幅值以及所有所述第一增益生成模块的输出增益之和；

所述比较器用于比较该M个第二增益生成模块的输出增益，选择最小的输出增益作为所述第二增益支路的输出增益。

7.根据权利要求2所述的动态范围控制电路，其特征在于，如果各个增益生成模块的输出增益属于对数域，所述第一增益支路用于计算所有第一增益生成模块的输出增益以及所述初始输入数据的幅值的和值，将所述和值作为各个所述第二增益生成模块的输入信号。

8.根据权利要求7所述的动态范围控制电路，其特征在于，所述输出模块用于计算两增益支路的输出增益的和值，基于反对数运算计算该和值的线性域数值，计算该线性域数值与所述初始输入数据的乘积，将该乘积作为所述目标数据。