[发明专利]沟槽栅的制造方法有效
申请号: | 202010867049.2 | 申请日: | 2020-08-26 |
公开(公告)号: | CN112053945B | 公开(公告)日: | 2022-06-21 |
发明(设计)人: | 李昊;陆怡;侯翔宇 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/324;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 制造 方法 | ||
1.一种沟槽栅的制造方法,其特征在于,包括如下步骤:
步骤一、提供一硅衬底,对选定区域的所述硅衬底进行刻蚀形成栅极沟槽;
步骤二、采用在HCl气氛下对所述硅衬底进行烘烤的方法对所述栅极沟槽进行圆化;
所述烘烤的温度要求使所述HCl活化成Cl-离子和H+离子;
通过所述H+离子使所述硅衬底表面的硅原子活化并重新分布从而使所述栅极沟槽顶角圆化,所述H+离子的圆化作用会在所述栅极沟槽的顶角产生硅堆积效应;利用所述H+离子对硅原子的活化作用降低圆化工艺的热预算;
通过Cl-离子对所述栅极沟槽顶角的硅产生刻蚀作用,所述Cl-离子的刻蚀作用使所述栅极沟槽的顶角产生硅消耗效应;
所述硅消耗效应对所述栅极沟槽的顶部开口宽度的影响大于所述硅堆积效应对所述栅极沟槽的顶部开口宽度的影响,使所述栅极沟槽的顶部开口的宽度满足在后续步骤四中能实现无缝填充;
步骤三、在所述栅极沟槽的内侧表面形成栅氧化层;
步骤四、在所述栅极沟槽中无缝填充多晶硅栅。
2.如权利要求1所述的沟槽栅的制造方法,其特征在于:在所述硅衬底上形成有第一导电类型的第一硅外延层,所述栅极沟槽形成于所述第一硅外延层中。
3.如权利要求2所述的沟槽栅的制造方法,其特征在于:步骤一中采用光刻工艺定义出形成所述栅极沟槽的选定区域。
4.如权利要求3所述的沟槽栅的制造方法,其特征在于:步骤一中,在进行光刻工艺之前还包括在所述第一硅外延层表面形成第一硬质掩膜层的步骤,之后,先刻蚀所述第一硬质掩膜层再刻蚀所述第一硅外延层形成所述栅极沟槽。
5.如权利要求4所述的沟槽栅的制造方法,其特征在于:步骤四包括多晶硅沉积和第一次平坦化工艺;
所述多晶硅沉积工艺形成第一多晶硅层将所述栅极沟槽填充并延伸到所述栅极沟槽外;
所述第一次平坦化工艺将所述栅极沟槽外的所述第一多晶硅层去除,使所述第一多晶硅层仅填充在所述栅极沟槽中并由填充于所述栅极沟槽中的所述第一多晶硅层组成所述多晶硅栅。
6.如权利要求5所述的沟槽栅的制造方法,其特征在于:所述第一次平坦化工艺采用多晶硅回刻工艺或化学机械研磨工艺,所述第一次平坦化停止在所述第一硬质掩膜层上之后去除所述第一硬质掩膜层。
7.如权利要求2所述的沟槽栅的制造方法,其特征在于:所述沟槽栅作为超级结器件的栅极结构,所述超级结器件的器件单元结构形成于超级结上,所述超级结由形成于所述第一硅外延层中的第二导电类型柱和由所述第二导电类型柱之间的所述第一硅外延层组成的第一导电类型柱交替排列而成。
8.如权利要求7所述的沟槽栅的制造方法,其特征在于:所述超级结在步骤一的所述栅极沟槽形成之前形成。
9.如权利要求8所述的沟槽栅的制造方法,其特征在于:步骤二中,所述烘烤的温度为950℃~1150℃。
10.如权利要求9所述的沟槽栅的制造方法,其特征在于:步骤二中,所述烘烤的腔体压强为50T~1000T。
11.如权利要求7所述的沟槽栅的制造方法,其特征在于:超级结在步骤四的所述多晶硅栅形成之后形成。
12.如权利要求1所述的沟槽栅的制造方法,其特征在于:步骤三中所述栅氧化层采用热氧化工艺形成。
13.如权利要求7所述的沟槽栅的制造方法,其特征在于,还包括步骤:
采用离子注入和退火推进工艺形成体区,所述体区的形成区域通过光刻定义;
采用离子注入和退火推进工艺形成源区,所述源区的形成区域通过光刻定义,在所述器件单元区中,所述源区和对应的所述栅极结构的侧面自对准;
形成场氧。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010867049.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造