[发明专利]一种基于CUDA的数据加解密处理方法及系统

说明书

本发明涉及一种基于CUDA的数据加解密处理方法及系统。所述方法包括获取待加密数据和加密密钥；对所述加密密钥进行密钥扩展，确定轮密钥；所述轮密钥在CPU中；对所述待加密数据进行分组，得到多个明文组；根据所有的所述明文组以及所述轮密钥，基于计算设备架构平台CUDA，并行实现所有所述明文组的加密以及解密。本发明所提供的一种基于CUDA的数据加解密处理方法及系统，实现了高速数据流的实时加解密功能。

技术领域

本发明涉及加解密处理领域，特别是涉及一种基于CUDA的数据加解密处理方法及系统。

背景技术

目前业界许多基于FPGA设计的提高SM4的加密性能的方法被提出，现场可编程门阵列(Field Programmable GateArray，FPGA)是用来加速的定制硬件。FPGA之所以比中央处理器(central processing unit，CPU)甚至GPU能效高，本质上是因为他是无指令、无需共享内存的体系结构。但采用FPGA这类专用硬件设计的SM4算法实现不够灵活，存在如升级维护难、开发周期长，成本高等缺点。

发明内容

本发明的目的是提供一种基于CUDA的数据加解密处理方法及系统，实现高速数据流的实时加解密功能。

为实现上述目的，本发明提供了如下方案：

一种基于CUDA的数据加解密处理方法，包括：

获取待加密数据和加密密钥；

对所述加密密钥进行密钥扩展，确定轮密钥；所述轮密钥在CPU中；

对所述待加密数据进行分组，得到多个明文组；

根据所有的所述明文组以及所述轮密钥，基于计算设备架构平台CUDA，并行实现所有所述明文组的加密以及解密。

可选的，所述对所述加密密钥进行密钥扩展，确定轮密钥；所述轮密钥在CPU中，之后还包括：

将所述待加密数据和所述轮密钥存储至CPU的全局存储空间内。

可选的，所述根据所有的所述明文组以及所述轮密钥，基于计算设备架构平台，并行实现所有所述明文组的加密以及解密，具体包括：

基于CUDA，建立每一所述明文组的数据块与线程的对应关系；

根据所述明文组的数据块与线程的对应关系利用所述轮密钥进行所述明文组的加密和解密，得到输出数据。

可选的，所述根据所述明文组的数据块与线程的对应关系利用所述轮密钥进行所述明文组的加密和解密，之后还包括：

将所述输出数据在所述CPU的全局存储空间内进行存储；

CPU根据所述CPU的全局存储空间获取所述输出数据。

一种基于CUDA的数据加解密处理系统，包括：

第一获取模块，用于获取待加密数据和加密密钥；

轮密钥确定模块，用于对所述加密密钥进行密钥扩展，确定轮密钥；所述轮密钥在CPU中；

明文组确定模块，用于对所述待加密数据进行分组，得到多个明文组；

加密解密模块，用于根据所有的所述明文组以及所述轮密钥，基于计算设备架构平台CUDA，并行实现所有所述明文组的加密以及解密。

可选的，还包括：

第一存储模块，用于将所述待加密数据和所述轮密钥存储至CPU的全局存储空间内。

可选的，所述加密解密模块具体包括：