[发明专利]一种超导流水线电路及处理器

说明书

提供一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中第一和第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；第一逻辑组合电路接收第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至第二可清零寄存器组；第二逻辑组合电路接收第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；其中，第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；阻塞信号用于控制使能信号的有效和无效，以及内部清零信号用于控制第一和第二可清零寄存器组清零。

技术领域

本发明涉及超导电子电路领域，特别涉及一种超导流水线电路及处理器。

背景技术

快速单磁通量子(RSFQ)超导电路是利用约瑟夫森结的物理原理，采用超导材料制成。电路工作利用约瑟夫森结中是否存在导通电流来标志0和1。超导电路具有功耗低，运行速度快的特点，是今后电子电路的重点发展方向。

目前的RSFQ超导处理器主流设计是利用行波流水，数据通路上任意一条路径经过一个逻辑门都要求其他所有数据路径都经过一个逻辑门来实现时钟对齐，如果没有相应的逻辑门元件，就要在数据通路上添加D触发器(DFF)来实现行波流水。如图1A和图1B所示，图1A是没有实现行波流水的超导逻辑电路的示意图，图1B是添加四个DFF器件实现行波流水的超导逻辑电路的示意图。由图1B可以看出，在添加四个DFF之后，数据通路的任意一条路径经过的超导逻辑器件的数量相等，实现了行波流水。

图1A和图1B中的逻辑门元件就是RSFQ超导逻辑门，由于其物理特性，所有逻辑门元件都需要有一个时钟信号来驱动，时钟信号和数据信号一样，都是单磁通量子。DFF也是如此，有一个时钟接入端口，时钟信号到来时，会把上一个时钟周期内从数据输入端收到的信号发送到数据输出端输出。

行波流水电路的特点是数据整体进入运算逻辑电路后，就在电路中连续运算传输下去，直到电路末端输出结果。这种使用行波流水的超导电路可以实现很高的运行频率，其特点在于每个逻辑门元件都需要时钟驱动，因此在没有逻辑门的纵向流水级，需要添加DFF触发器，同一个纵列(如图1B中虚线框所示的列1、列2和列3)组成一级行波流水级。因此在每个时钟周期都可以从数据输入端输入一组数据，然后每当时钟信号到来，数据流都会向下一级流动。但是与传统流水线概念不同，由于超导信号的传输需要通过约瑟夫森传输线(JTL)传递，其传播速度远低于电信号的传输速度，因此一条跨越若干流水级的JTL会造成极大的时间延迟，虽然超导电路可以很高速的运行，但是很难做到数据反馈。也就是说数据是“一次性”输入，“一次性”输出的，中间如果有需要数据前递，将会面临极大的设计困难。

发明内容

根据现有技术的上述缺陷，本发明提出一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中

所述第一可清零寄存器组和所述第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；

所述第一逻辑组合电路接收所述第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至所述第二可清零寄存器组；

所述第二逻辑组合电路接收所述第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；

其中，所述第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；

所述阻塞信号用于控制所述使能信号，当有阻塞信号时，使所述使能信号无效，当没有阻塞信号时，使所述使能信号有效；以及

所述内部清零信号用于控制所述第一可清零寄存器组和所述第二可清零寄存器组清零。