[发明专利]一种集成SBR的SGT MOSFET

权利要求书

1.一种集成电路，包含水平置于单芯片上两不同区域的SGT MOSFET和SBR，其进一步包括：

一个具有第一导电类型的外延层，所述外延层位于具有第一导电类型的衬底之上，且所述衬底的掺杂浓度高于所述外延层；

所述SGT MOSFET进一步包括：

多个形成于所述外延层中的第一类型沟槽，每个所述第一类型沟槽内均填充以一个屏蔽电极和一个第一栅电极，所述屏蔽电极与所述外延层间通过第一绝缘层实现绝缘，所述第一栅电极与所述外延层间通过第一栅氧化层实现绝缘，所述屏蔽电极与所述第一栅电极间彼此绝缘；

一个通过体注入形成的、具有第二导电类型的第一体区，其包含一个具有第一导电类型的源区，并围绕被衬以第一栅氧化层的第一栅电极；

一个第一沟道区，形成于所述第一体区和所述源区之间；

所述SBR还进一步包括：

至少一个与第一类型沟槽并列形成的第二类型沟槽，所述第二类型沟槽内填充以屏蔽电极和一个第二栅电极，所述屏蔽电极与所述外延层间通过第一绝缘层实现绝缘，所述第二栅电极与所述外延层间通过第二栅氧化层实现绝缘，所述屏蔽电极与所述第二栅电极间彼此绝缘；

所述第二栅氧化层，其厚度小于所述第一栅氧化层；

一个短沟道注入区，沿着围绕所述第二栅电极的所述第二类型沟槽的上侧壁形成；

一个具有第二导电类型的第二体区，其包含源区并围绕被衬以第二栅氧化层的第二栅电极；

所述第二体区，通过体注入形成于短沟道注入区中；

一个第二沟道区，形成于所述第二体区和所述源区之间，且所述第二沟道区的沟道长度小于所述第一沟道区；

所述第一体区、第二体区、源区和第二栅电极均通过多个沟槽式接触区连至源金属；

氧化层电荷平衡区形成于相邻的所述第一类型沟槽和所述第二类型沟槽之间。

2.如权利要求1所述的集成电路，其特征在于，所述外延层为具有均匀掺杂浓度的单一外延层。

3.如权利要求1所述的集成电路，其特征在于，所述外延层包括电阻率为R1的下外延层和电阻率为R2的上外延层，其中，R1和R2的关系为R1R2，且所述第一和第二类型沟槽均穿过所述的上外延层并延伸至所述的下外延层中。

4.如权利要求1所述的集成电路，其特征在于，在每个所述第一类型沟槽内，所述屏蔽电极位于沟槽的较低部分、所述第一栅电极位于沟槽的较高部分，且所述屏蔽电极与所述第一栅电极间通过第二绝缘层实现绝缘；在每个所述第二类型沟槽内，所述屏蔽电极位于沟槽的较低部分、所述第二栅电极位于沟槽的较高部分，且所述屏蔽电极与所述第二栅电极间通过第二绝缘层实现绝缘。

5.如权利要求4所述的集成电路，其特征在于，所述第一绝缘层为厚度均匀的单一氧化层。

6.如权利要求4所述的集成电路，其特征在于，所述第一绝缘层具有多阶梯侧壁氧化层结构，且沿第一和第二类型沟槽底部具有最大厚度。

7.如权利要求1所述的集成电路，其特征在于，在每个所述第一类型沟槽内，所述屏蔽电极位于沟槽中间、所述第一栅电极围绕所述屏蔽电极的上部两侧形成，且所述屏蔽电极和所述第一栅电极间通过第一栅氧化层实现绝缘；在每个所述第二类型沟槽内，所述屏蔽电极位于沟槽中间、所述第二栅电极围绕所述屏蔽电极的上部两侧形成，且所述屏蔽电极和所述第二栅电极间通过第二栅氧化层实现彼此间的绝缘。

8.如权利要求1所述的集成电路，其特征在于，所述第二类型沟槽具有与所述第一类型沟槽相同的沟槽宽度和深度。

9.如权利要求1所述的集成电路，其特征在于，所述第二类型沟槽的沟槽宽度和深度均大于所述的第一类型沟槽。

10.如权利要求1所述的集成电路，其特征在于，还进一步包括：一个超级结结构，所述超级结结构包括多个交替排列的P区和N区，所述交替排列的P区和N区位于所述衬底上方、所述氧化层电荷平衡区的下方。