[发明专利]一种神经网络的计算方法、系统、设备以及介质

说明书

本发明公开了一种神经网络的计算方法，包括以下步骤：将存储设备分为多个存储空间以存储特征图；向当前卷积层发送用于存储待计算的特征图的存储空间对应的地址；利用所述当前卷积层获取并计算所述对应的地址中的待计算的特征图；判断向所述当前卷积层发送的存储空间中的待计算的特征图是否需要作为其他卷积层的输入；响应于不需要作为其他卷积层的输入且所述当前卷积层计算完成，释放用于存储当前卷积层对应的待计算的特征图的存储空间。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案可以在计算资源受限的边缘计算设备上正常推理的同时，提高其特征图的读写速率以及存储空间的利用率。

技术领域

本发明涉及神经网络领域，具体涉及一种神经网络的计算方法、系统、设备以及存储介质。

背景技术

神经网络的计算是自上而下，也就是下一层的计算输入来自于上一层的计算输出。因此在整个计算过程中，一张特征图需要写入内存和读取内存两个操作。DDR和SRAM是常用的存储器。SRAM具有较高的性能，其读写速度要快于DDR，但是SRAM也有它的缺点，即它的集成度较低，功耗较DDR高，相同容量的DDR内存可以设计为较小的体积，但是SRAM却需要很大的体积。同样面积的硅片可以做出更大容量的DDR，因此SRAM显得更贵。由于受限于硬件成本以及功耗等因素，对于计算量较大的网络，通常将其特征图存放在DDR中。

通常针对神经网络计算，在边缘计算端，通常有以下两种存储方式，第一，对于小网络比如Lenet，计算其feature与SRAM的大小关系，若小于SRAM空间，则将feature(特征图)存放在SRAM上；第二，对于大型网络，其feature显然超过SRMA的空间大小，则将所有的feature存放在DDR上，其存储方式有两种，第一种是无限堆叠方式，即有多个feature则开辟多个DDR内存，第二种是采用DDR内存共享方式。第三，在FPGA上增加编码以及解码模块，对特征图进行编码以达到数据压缩的目的，减少特征图的存储空间大小。

如上所述技术方法，方法一，虽然利用了SRAM的高速存储特性，但只适用于小网络的计算，而通常小网络应用面很窄。方法二，显然不管是使用无线堆叠还是使用内存共享方式，其存储单元都在DDR上，而大量的数据写入和读取识别成为整体推理时间的瓶颈之一。方法三，通过加入压缩模块，可解决部分中型网络的存储问题，但增加压缩和解压缩模块，会降低网络的推理时间。

发明内容

有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种神经网络的计算方法，包括以下步骤：

将存储设备分为多个存储空间并分别存储特征图；

向当前卷积层发送用于存储待计算的特征图的存储空间对应的地址；

利用所述当前卷积层获取并计算所述对应的地址中的待计算的特征图；

判断向所述当前卷积层发送的存储空间中的待计算的特征图是否需要作为其他卷积层的输入；

响应于不需要作为其他卷积层的输入且所述当前卷积层计算完成，释放用于存储当前卷积层对应的待计算的特征图的存储空间。

在一些实施例中，还包括：

检查所述多个存储空间的使用状态；

将所述当前卷积层计算输出的特征图存储到未使用的存储空间并记录对应关系以向利用所述当前卷积层输出的特征图进行计算的下一层卷积层发送对应的存储空间的地址。

在一些实施例中，将存储设备分为多个存储空间并分别存储特征图，进一步包括：

统计神经网络的最大分支数和单层卷积层输出的特征图所需的最大存储空间；

根据所述最大分支数和所述最大存储空间计算理论所需缓存空间大小；

比较所述理论所需缓存空间与所述存储设备的大小；