[发明专利]用于多种端口的电阻校准电路及方法

说明书

本发明所述的用于多种端口的电阻校准电路及方法，提出一种针对于高频多组端口阻抗匹配的校准电路和校准方法，校准过程中以与片外电阻之间的精密阻值为据，从而实现片上多种端口阻抗的精确校准，进而实现阻抗网络的校准操作，以期提高多组端口阻抗匹配的精确性和校准效率。校准电路包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地。

技术领域

本发明涉及一种用于多种端口的电阻校准电路及方法，属于集成电路设计领域。

背景技术

随着国内微电子和芯片工艺设计技术的快速发展，高速高频系统的使用范围越来越广泛。高频信号在传输过程中，端口的阻抗匹配问题较为重要，因阻抗不匹配将导致传输线上信号反射、串扰、驻波等一系列问题的发生，直接影响到信号或能量的传输质量，也将明显地损坏高频信号的完整性，进而会影响后级电路的运行性能。

目前，对于终端阻抗匹配问题的解决手段并不多，如基于片上的电阻校准电路采用多个数字开关控制多个并联的晶体管，通过控制并联入电路的晶体管数量来决定端口阻抗的大小。此类方式的阻抗校准范围与精度均较有限。而且，此类电阻校准电路仅能针对一种特定的端口，若被检测电路具有多种端口，则需要采用多个片外电阻进行匹配与校准，既浪费了资源，又无法对片上需要互相匹配的多种端口进行电阻网络的阻抗校准。总体上，阻抗校准的适配性较差，不利于现有高速高频系统设计的优化与性能提升。

有鉴于此，特提出本专利申请。

发明内容

本申请所述的用于多种端口的电阻校准电路及方法，在于解决上述现有技术存在的问题而提出一种针对于高频多组端口阻抗匹配的校准电路和校准方法，校准过程中以与片外电阻之间的精密阻值为据，从而实现片上多种端口阻抗的精确校准，进而实现阻抗网络的校准操作，以期提高多组端口阻抗匹配的精确性和校准效率。

为实现上述目的，所述的用于多端口电阻校准的电路，包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地；

所述的基准电流产生模块，其电阻串的输出端与运算放大器OP的输入正端连接，运算放大器OP的输入负端与芯片的PAD连接；PMOS晶体管MP1的栅极与运算放大器OP的输出端连接，其源极与电源VDD连接，其漏极与第一分压电阻R1的正端连接；第一分压电阻R1的负端同时与运算放大器的负端以及芯片的PAD连接；

所述的端口电阻校准模块，其PMOS晶体管MP2的栅极与基准电流产生模块的PMOS晶体管MP1的栅极连接，其源极与电源VDD连接，其漏极与第一时序控制开关s1和第二时序控制开关s2的输入端连接；第一时序控制开关s1的输出端与第二分压电阻R2的正端连接，第二时序控制开关s2的输出端与第三分压电阻R3的正端连接；第二分压电阻R2的负端同时与第一可调电阻rtune_rx的正端和第四时序控制开关s1r的输入端连接；第三分压电阻R3的负端同时与第二可调电阻rtune_txdn的正端、第五时序控制开关s2tu的输入端以及第五可调电阻R5的正端连接；第四分压电阻R4的正端与第三可调电阻rtune_txup的负端连接，第四分压电阻R4的负端同时与第五分压电阻R5的负端和第五时序控制开关s2tu的输入端连接；第一可调电阻rtune_rx的负端接地，第二可调电阻rtune_txdn的负端接地，第三可调电阻rtune_txup的正端与电源VDD连接；第三时序控制开关s3的输入端与芯片的PAD连接，第四时序控制开关s1r、第五时序控制开关s2tu、第六时序控制开关s2t、第三时序控制开关s3的输出端连接在一起并输出vsense信号到比较模块；