[发明专利]一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台

说明书

本发明公开一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台，解决对软硬件协同验证平台的需求问题。利用FPGA作为SoC原型验证硬件载体，通过千兆网媒体访问控制(GMAC)高速通信接口与PC端高速连接，构建软硬件协同验证平台，实现对继电保护专用多核SoC系统的设计进行快速准确的实时验证。

技术领域

本申请涉及IC仿真验证领域，具体涉及一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台。

背景技术

随着高性能多核SoC芯片的技术发展，计算能力得以不断提升，已经可以替代DSP的功能，并且多核SoC芯片的软件生态更丰富，应用扩展性好，采用多核架构方式设计的继电保护专用SoC芯片配置两个高性能内核处理器，在AMP(Asymmetric Multi-Processing)非对称多处理模式下，双内核架构可以替代保护DSP+CPU功能，简化继保设备的系统设计，提高系统整体的可靠性、扩展性。

SoC软硬件协同验证的主要目的是在设计早期验证SoC软硬件接口的功能和时序以及设计的正确性，缩小软/硬件的整合时间，并且可方便前开发应用软件。软硬件协同验证要求在设计当中不但要进行硬件电路的设计，还需要考虑在验证平台上运行的各种应用软件的需求，这也就导致了在验证过程中要同时兼顾软件和硬件验证，其困难之处在于设计早期提供可以运行软件的硬件模拟原型。

发明内容

本申请提供一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台，解决对软硬件协同验证平台的需求问题。利用FPGA作为SoC原型验证硬件载体，通过千兆网媒体访问控制(GMAC)高速通信接口与PC端高速连接，构建软硬件协同验证平台，实现对继电保护专用多核SoC系统的设计进行快速准确的实时验证。

本申请提供一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台，由FPGA原型验证模块和PC端评估模块组成，

FPGA原型验证模块，通过FPGA芯片、时钟电源模块、控制管理模块，模拟真实SoC芯片的原型平台，实现对大规模SoC系统的设计进行快速准确的实时验证；每个FPGA芯片提供多个全局时钟接口，用于支持ASIC设计的验证工作，同时每个FPGA芯片，提供多个I/O接口，用于完成数据的传输；时钟电源模块，用于为FPGA芯片提供多类时钟电源；控制管理模块，用于对多个FPGA协调管理；

PC端评估模块，包含测试程序和驱动程序，通过在FPGA芯片上运行验证测试程序，实现对多核SoC芯片进行软硬件协同验证；

所述FPGA原型验证模块与PC端评估模块，使用千兆网媒体访问控制接口连接，PC端通过千兆网媒体访问控制接口向FPGA芯片传送用户激励。

进一步的，每个FPGA芯片提供多个全局时钟接口，用于支持ASIC设计的验证工作，同时每个FPGA芯片，提供多个I/O接口，用于完成数据的传输，具体包括：

FPGA原型验证模块，由4个FPGA芯片组成，每个FPGA芯片提供14个全局时钟接口，用于支持ASIC设计的验证工作；

每个FPGA芯片，提供360个I/O接口，每个FPGA芯片，都连接有外部的LED灯，通过所述I/O接口完成数据的传输。

进一步的，时钟电源模块，用于为FPGA芯片提供多类时钟电源，具体包括：6对可编程的差分时钟；6对SMB差分时钟；6对反馈差分时钟；

所述反馈差分时钟用于时钟的校准；

所有的时钟经过时钟管理模块产生之后，首先进入时钟缓存，其中反馈时钟通过时钟缓存进入FPGA芯片，反馈时钟通过时钟缓存缓解PCB板布线产生的延时，构建外部时钟树结构，从而达到FPGA芯片之间的时钟同步。

进一步的，还包括：