[发明专利]半导体结构的形成方法及半导体结构

说明书

本发明实施例提供一种半导体结构的形成方法及半导体结构，其中，半导体结构的形成方法，包括：提供半导体基底，半导体基底包括阵列区和外围区，阵列区中具有分立排布的多个导电层；形成覆盖半导体基底的支撑层，其中，位于阵列区上的支撑层中具有互联层，互联层还延伸至外围区，用于电连接导电层且将导电层的电信号传输到外围区；图形化支撑层，形成位于外围区上分立的多个支撑结构，以及位于阵列区以及外围区上的互联结构，其中，互联层位于互联结构中，分立的支撑结构之间存在空隙，以减少支撑结构所占外围区的面积，避免了存储器的金属剥离现象。

技术领域

本发明涉及半导体领域，特别涉及一种半导体结构的形成方法及半导体结构。

背景技术

存储器是决定系统性能的关键设备之一，它就像一个临时仓库，负责数据的中转和暂存。存储器通常采用晶体管连接存储电容的方式以构成一个存储单元，通过晶体管的导通来控制存储电容充/放电的过程。

在晶体管与存储电容连接的制造过程中，通常通过接触结构的方式来解决晶体管的排布方式与存储电容的排布方式之间的差异。然而，在接触结构的制造过程中，可能由于接触结构的覆盖面积过大导致接触结构受到的应力过大，使得存储器产生金属剥离的现象，从而影响形成的存储器的良率。

发明内容

本发明实施例提供一种半导体结构的形成方法及半导体结构，通过形成覆盖面积较小的接触结构，解决了晶体管的排布方式与存储电容排布方式之间的差异，且避免了存储器的金属剥离现象。

为解决上述技术问题，本发明的实施例提供了一种半导体结构的形成方法，如下步骤：提供半导体基底，半导体基底包括阵列区和外围区，阵列区中具有分立排布的多个导电层；形成覆盖半导体基底的支撑层，其中，位于阵列区上的支撑层中具有互联层，互联层还延伸至外围区，用于电连接导电层且将导电层的电信号传输到外围区；图形化支撑层，形成位于外围区上分立的多个支撑结构，以及位于阵列区以及外围区上的互联结构，其中，互联层位于互联结构中，分立的支撑结构之间存在空隙，以减少支撑结构所占外围区的面积。

与现有技术的方式相比，本申请通过一步刻蚀工艺同时形成的外围区的支撑结构和阵列区的互联结构，简化了工艺流程，从而减少了半导体结构的制造成本；通过图形化形成的位于外围区的支撑结构之间相互分立，且存在间隙，极大程度的减小了支撑结构所占据的外围区的面积，从而减小了支撑结构所受到的应力，避免了以上述半导体结构形成的存储器出现金属剥离的现象。

另外，形成覆盖半导体基底的支撑层的方法包括：依次堆叠形成N层子支撑层，以构成支撑层，N为大于等于2的自然数。

另外，第i子支撑层的形成方法包括：在第i-1子支撑层顶部表面形成第i子支撑膜；在第i子支撑膜中形成第i子互联层，以构成第i子支撑层；i为大于等于2，且小于等于N的自然数。本发明实施例给出的一种具体形成堆叠的支撑层的方法。

另外，在第i子支撑膜中形成第i子互联层的方法包括：刻蚀部分第i子支撑膜形成第i沟槽；基于第i沟槽，刻蚀部分已形成的子支撑层，直至暴露出部分导电层，形成第i通孔；形成填充第i沟槽和第i通孔的第i子互联层。

另外，图形化支撑层的方法包括：在支撑层上依次形成掩膜层和图形化的光刻胶；图形化的光刻胶包括位于阵列区的第一图形和位于外围区的第二图形；基于图形化的光刻胶，图形化掩膜层；基于掩膜层，图形化支撑层。本发明实施例给出的一种具体图形化的方法。

另外，形成的支撑结构为工字结构。通过形成工字结构的支撑结构，能更大程度上减少支撑结构所占据的外围区的面积，且工字结构具有稳定性。

另外，形成的支撑结构的工字长度为0.2um～0.4um，工字宽度小于0.15um，工字空隙的宽度为0.3um～0.5um。另外，形成支撑结构的工字宽度大于半导体基底最小线宽的两倍。本发明实施例给出的一种工字结构的具体尺寸。