[发明专利]用于共享奇偶校验保护的系统和方法

说明书

本公开涉及一种用于共享奇偶校验保护的系统和方法。被编程到一或多个存储器装置的不同块中的不同数据流的奇偶校验数据可以被重叠并被环绕到被布置为用于所述奇偶校验数据的存储装置的易失性存储器的插槽中。反映所述奇偶校验数据的重叠的奇偶校验对数据的奇偶校验映射可以与所述重叠的奇偶校验一起维持在所述易失性存储器中。当从对所述数据流的进一步编程生成奇偶校验数据时，可以更新所述奇偶校验映射。包含所述奇偶校验映射的所述易失性存储器的奇偶校验内容可以响应于确定转移准则出现而被转移到非易失性存储器。被刷新到所述非易失性存储器的所述奇偶校验内容可以用于在编程出现故障的情况下允许正确数据重构。

技术领域

本公开的实施例总体上涉及存储器系统，并且更具体地涉及存储器系统中的奇偶校验数据保护的管理。

背景技术

存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，所述存储器包含易失性存储器和非易失性存储器。易失性存储器需要电力来维护其数据，并且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)或同步动态随机存取存储器(SDRAM)。非易失性存储器在不通电时可以保留存储的数据，并且包含快闪存储器、只读存储器(ROM)、电可擦可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器，诸如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)或3D XPoint^TM存储器等等。

快闪存储器用作广泛的电子应用的非易失性存储器。快闪存储器装置通常包含一或多组单晶体管、浮置栅极或电荷俘获存储器单元，所述存储器单元允许实现高存储器密度、高可靠性和低功耗。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，它们以逻辑形式命名，每种架构的基本存储器单元以所述逻辑形式布置。存储器阵列的存储器单元通常被布置成矩阵。在实例中，阵列的行中的每个浮置栅极存储器单元(floating gatememory cell)的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每个存储器单元的漏极在源极线与位线之间以源极到漏极的方式串联耦合在一起。

发明内容

本公开的一个实施例涉及一种系统，所述系统包括：一或多个存储器装置，每个存储器装置包含被组织为一或多个平面的存储器单元阵列，所述一或多个存储器装置被组织为多个块；存储装置，所述存储装置与所述一或多个存储器装置分离；并且所述系统包括处理器，所述处理器被配置为执行存储在所述系统中的一或多个部件上的指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：将多个数据流逐页地编程到所述多个块中的块的平面中使得将不同类型的数据流编程到所述多个块中的不同块中；为针对其中编程有所述多个数据流的数据的每个页编程的数据生成奇偶校验数据；将所述奇偶校验数据存储在所述存储装置中，所述存储装置被配置为保持奇偶校验数据，其中所述不同类型中的一种类型的数据流的一或多个页的所述奇偶校验数据与所述不同类型中的一或多种其它类型的所述奇偶校验数据重叠；以及响应于确定转移准则出现而将所述存储装置的奇偶校验内容转移到非易失性存储装置。

本公开的另一个实施例涉及一种系统，所述系统包括：处理器，所述处理器被配置为执行存储在所述系统中的一或多个部件上的指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：将多个数据流逐页地编程到存储器系统的多个块中的块的平面中使得将不同类型的数据流编程到所述多个块中的不同块中；为针对其中编程有所述多个数据流的数据的每个页编程的数据生成奇偶校验数据；将所述奇偶校验数据存储在存储装置中，其中所述不同类型中的一种类型的数据流的一或多个页的所述奇偶校验数据与所述不同类型中的一或多种其它类型的所述奇偶校验数据重叠；以及响应于确定转移准则出现而将所述存储装置的奇偶校验内容转移到非易失性存储装置。