[发明专利]大规模数字阵列信号同步采集系统

权利要求书

1.一种大规模数字阵列信号同步采集系统，包括：由AD9516和HMC7043时钟分配器构成的时钟电路，连接在前端1~m个子阵群与后端基带信号处理设备之间的DBF处理池，并且每个子阵群包含n个子阵，其特征在于：子阵天线单元1~16分别通过R组件1~16连接多通道预处理模块1，天线单元16＊n＋1~16＊n＋16分别通过R组件16＊n＋1 ~16＊n＋16连接多通道预处理模块n，每个子阵群的多通道预处理模块1~n连接一个次级DBF处理模块，m个次级DBF处理模块连接一个第三级DBF处理模块，然后将形成的波束1~K送入基带信号处理设备；每个子阵群在采集端直接选用带JESD204B协议高速串行的同步采样模数A/D转换器，模数转换电路采用支撑2个通道，每个通道最大1Gsps模拟信号采样的1~8片AD9680芯片，实现各路阵列信号同步采样，完成采集数据的同步处理，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号（sync）的有效采集时刻，时钟电路完成时钟网络中时钟及同步信号的同步分发功能，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号（sync）的可靠对齐，采用光纤波分复用的传输的方式，将数字化后的中频信号进行指向加权实现数字多波束，子阵采用高稳定度光纤分发，将实现每个子阵的参考时钟和数字多波束同步信号（sync）通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信功能。

2.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：DBF处理池包含多个DBF处理模块，根据阵列规模情况这些DBF处理模块采用多级级联的方式完成波束数据汇聚，将形成全阵的波束数据送至基带信号处理设备实现测控通信。

3.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：设置在子阵内的同步采集电路包括通过4路串行通信GTH收发器、32路LVDS差分线路接收器相连的两片现场可编程门阵列FPGA构成网络进行平衡或非平衡数字数据传输的处理器电路，数据分发电路、模数转换电路、时钟电路和电源电路。

4.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：电源分成两级，第一级由直流斩波器DC/DC组成，第二级由低压差线性稳压器LDO组成，LDO选用的是SM74401型低线性稳压器，第一级电源为模块数字电路供电，第二级电源主要为模块上模拟部分电路。

5.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：数据分发电路由支持12路电光转换，单路速率可达10bsps的光模块组成。

6.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：电源电路将外部提供的+12V电源转换成板级电路使用的+1.0V、+3.3V电压。

7.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：采样后的数据通过高速接口传输至两片FPGA构成的处理器电路完成子阵数据处理，时钟电路通过时钟网络将时钟及同步信号同步分发到FPGA2实现板级电路管理及配置，通过FPGA1进行数据处理，完成子阵处理后的数据通过数据分发电路传输至后级实现全阵数据合成。