[发明专利]一种通用授时校时方法

权利要求书

1.一种通用授时校时方法，其特征在于，包括以下步骤：

步骤1、将GPS/BD模块接入GPS数据采集模块，并将GPS天线接到GPS/BD模块的端口；GPS数据采集模块用于通过RS-232进行定位数据的采集，采用FPGA芯片实现，GPS/BD模块的定位成功标志信号和秒脉冲信号接入FPGA芯片的I/O引脚，FPGA芯片实现对GPS/BD模块定位状态和秒脉冲信号的采集，并对数据进行编号、组包，通过双口RAM发送给计算机模块；

步骤2、FPGA芯片通过RS-232串口和I/O端口，获取GPS/BD模块输出的GPS时间、GPS/BD模块定位信号和PPS秒脉冲信号，将解析出来的GPS时间信息实时放入计算机模块的双口RAM中，其中时间信息包括年、月、日、时、分、秒、定位有效标志；并在接收到PPS秒脉冲信号的同时产生微秒信息并实时地放入所述双口RAM中；

步骤3、进行秒脉冲筛选；计算机模块实时读取双口RAM信息，GPS定位标志有效后，首先对秒脉冲进行筛选，若FPGA芯片毫秒计数小于990就归零或者大于1000还没归零，则认为秒脉冲未通过筛选；若连续十个秒脉冲均通过筛选，则秒脉冲筛选成功进入初始时间筛选；

步骤4、进行初始时间筛选；计算机模块每秒内连续筛选5次时间，若该5次时间的年月日时分秒不变，且毫秒均在300和800之间递增，则认为该秒时间筛选通过；后一秒的时间在上一拍秒计数加1的基础上，对该秒内的时间有效性进行筛选，若连续3秒的时间均通过，则获取到GPS初始时间，后续以此时间为基准进行守时；

步骤5、进行时间戳更新；计算机模块实时记录FPGA芯片毫秒计数及计算机模块的CPU的毫秒计数，分别用于两者的守时；在符合GPS/BD模块守时条件的情况下，执行步骤6，实现通过GPS/BD模块守时，否则执行步骤7，实现本地守时；

步骤6、通过GPS/BD模块守时；对GPS定位标志有效性持续时间进行判断，若GPS定位标志有效持续10秒以上且秒脉冲有效时，才用GPS/BD模块秒脉冲进行守时；

步骤7、进行本地守时；具体为CPU实时读取当前毫秒计数，与上一拍CPU毫秒计数值比较得到差值，将此差值与上一拍守时的时间戳相加，即得到本地守时的最新时间戳；

步骤6中，用GPS/BD模块秒脉冲进行守时；具体方法如下：设上一拍守时时间戳为t，其中毫秒数为j，CPU实时读取当前FPGA芯片秒脉冲计数m，与上一拍守时的FPGA芯片秒脉冲计数值n比较，若mn，则更新时间戳为t-j+m+1；若m＝n，则更新时间戳为t-j+m。

2.如权利要求1所述的方法，其特征在于，步骤5中，当出现本地守时时间比GPS时间超前或变慢的情况，切换为GPS时间，在时间切换的时候，对切回的时间与上一拍守时时间进行比较，若两者相差大于700ms，就将时间加1或减1秒，后续不论是在GPS守时还是本地守时阶段，都在符合条件时执行步骤8，进行时间修正。

3.如权利要求2所述的方法，其特征在于，步骤8、时间修正；计算机模块判断GPS年月日时和守时的年月日时相等，并满足GPS时分秒连续增加3秒的情况下，才用GPS时间的分秒代替本地守时时间的分秒，进行分和秒的修正。

4.如权利要求1所述的方法，其特征在于，所述GPS/BD模块定位信号为PV信号。

5.如权利要求1所述的方法，其特征在于，所述定位有效标志为1代表有效，为0代表无效。

6.如权利要求1所述的方法，其特征在于，所述FPGA芯片选用赛灵思2V1000系列芯片。

7.如权利要求1所述的方法，其特征在于，所示计算机模块使用VxWorks6.9嵌入式实时系统workbench3.3开发环境，实现RS-232串口、I/O输入以及通讯接口电路。

8.如权利要求1所述的方法，其特征在于，所述FPGA芯片为RS-232的发送和接收各提供1K数据缓存，采用乒乓结构实现数据的无缝对接。

9.一种用于实现如权利要求1至8中任一项所述通用授时校时方法的系统。