[发明专利]半导体装置结构的制造方法

说明书

一种半导体装置结构的制造方法，包括：在一鳍片结构的曝露表面上形成半导体衬垫层，上述鳍片结构延伸至设置于基板上的介电隔离结构上方；形成第一覆盖层以横向地围绕半导体衬垫层的底部部分；在半导体衬垫层的上方部分上形成第二覆盖层；以及退火其上具有半导体衬垫层、第一覆盖层、以及第二覆盖层的上述鳍片结构，上述退火将一掺杂物自半导体衬垫层驱使入上述鳍片结构，其中上述鳍片结构的底部部分中的掺杂浓度曲线，不同于上述鳍片结构的上方部分中的掺杂浓度曲线。

技术领域

本公开涉及一种半导体装置，特别涉及一种具有一致的临界电压的半导体装置。

背景技术

集成电路(integrated circuit,IC)工业已经历了快速的成长。在IC发展的过程中，功能密度(functional density,例如：每单位芯片面积的互连装置的数量)通常会增加，而几何尺寸(例如：使用制造工艺所能产生的最小组件(或线路))则会缩小。这种微缩的过程通常会通过提高生产效率及降低相关成本来提供益处。这种微缩亦增加了IC工艺及制造上的复杂性，且为了实现这些进步，需要在IC工艺及制造方面有着类似的发展。

举例来说，已经导入了多重栅极装置，以通过增加栅极-通道耦合(gate-channelcoupling)、降低截止状态(OFF-state)电流、以及降低短通道效应(short-channeleffect,SCE)的方式来改善栅极控制。这种多重栅极装置的一个范例是鳍式场效晶体管(fin field effect transistor,FinFET)。典型的FinFET被制造成具有自基板延伸的垂直鳍片结构。举例来说，通过蚀刻掉基板的硅层的一部分来形成鳍片结构。FinFET的通道被形成在鳍片结构中。在结构上方提供栅极(例如：围绕着鳍片结构环绕)。在通道的多个侧壁具有栅极可减少短通道效应，并允许更大的电流流动。

FinFET的设计并非不存在其自身的挑战。举例来说，当期望具有低临界电压以增加导通电流(on-state current,Ion)时，所具有的低临界电压会导致高漏电电流，包括不可忽视的截止状态电流(Ioff)。因此，设计FinFET的目标之一是获得一个临界电压，且此临界电压产生良好的Ion/Ioff比值。此外，FinFET中的临界电压并非在整个鳍片的整个高度都是定值──它会受到设计本身或制造工艺所引入的几个因素的影响。举例来说，FinFET的栅极在鳍片的顶部区域处与三个表面接触，但却仅与鳍片的剩余部分的两个相对表面(例如：相对的侧壁)接触。此外，沿着鳍片的高度，它可能并未具有一致的形状及宽度。除此之外，抗接面击穿(anti-punch-through)掺杂物的分布以及源极/漏极特征亦会影响临界电压。如此一来，常会观察到不均匀的临界电压分布。通常，鳍片的具有低于预期的临界电压的部分，会遭受高截止状态电流密度，而鳍片的具有高于预期的临界电压的部分，则会遭受低导通电流密度。

因此，尽管现存的FinFET装置一般而言已足以满足其预期目的，但它们并非在各个方面都是令人满意的。

发明内容

本公开实施例提供一种半导体装置结构的制造方法，包括：形成一鳍片结构，上述鳍片结构延伸至设置于基板上的介电隔离结构上方；在上述鳍片结构的曝露表面上形成半导体衬垫层；在介电隔离结构上形成第一覆盖层，第一覆盖层横向地围绕半导体衬垫层的底部部分，半导体衬垫层的底部部分横向地围绕上述鳍片结构的底部部分；在半导体衬垫层的上方部分上形成第二覆盖层，半导体衬垫层的上方部分横向地围绕上述鳍片结构的上方部分；以及退火其上具有半导体衬垫层、第一覆盖层、以及第二覆盖层的上述鳍片结构，以将一掺杂物自半导体衬垫层驱使入上述鳍片结构，其中上述鳍片结构的底部部分中的掺杂浓度曲线，不同于上述鳍片结构的上方部分中的掺杂浓度曲线。