[发明专利]III-V器件与IV族器件的共同集成

权利要求书

1.一种方法，其包括：

a.提供Si_xGe_1-x(100)基材(10)，其中x为0-1；

b.选择用于在其中形成IV族器件的第一区域(21)和用于在其中形成III-V器件的第二区域(22)，第一区域和第二区域(22)各自包括Si_xGe_1-x(100)基材(10)的一部分；

c.至少为III-V器件(80)形成沟槽隔离(30)；

d.在第一区域(21)中提供Si_yGe_1-y(100)表面(15)，其中y为0到1；

e.在第一区域(21)中的Si_yGe_1-y(100)表面(15)上至少部分地形成IV族器件(50)；

f.在第二区域(22)中形成暴露Si_xGe_1-x(100)基材(10)的沟槽(60)，相对于第一区域(21)中的Si_yGe_1-y(100)表面(15)，沟槽(60)具有至少200nm，优选至少500nm，更优选至少1μm，最优选至少2μm的深度；

g.使用纵横比捕获在沟槽(60)中生长III-V材料(71,72)；以及

h.在III-V材料(71,72)上形成III-V器件(80)，III-V器件(80)包括至少一个接触区域(83)，该接触区域(83)的高度与IV族器件(50)的接触区域(53)的高度的差异在100nm以内，优选50nm以内，更优选20nm以内，最优选10nm以内。

2.如权利要求1所述的方法，其中，沟槽(60)具有由Si_xGe_1-x(100)基材(10)的(111)-取向表面限定的V形支座(62)。

3.如前述权利要求中任一项所述的方法，其中，III-V器件(80)是异质结双极晶体管。

4.如前述权利要求中任一项所述的方法，其中，Si_xGe_1-x(100)基材(10)是Si(100)基材(10)，并且/或者Si_yGe_1-y(100)表面(15)是Si(100)表面(15)。

5.如前述权利要求中任一项所述的方法，其中，在步骤c中形成的沟槽隔离(30)具有底部(32)，其中步骤d包括在第一区域(21)中，在沟槽隔离(30)底部(32)上方至少200nm，优选至少500nm，更优选至少1μm，最优选至少2μm的高度处提供Si_yGe_1-y(100)表面(15)。

6.如前述权利要求中任一项所述的方法，其中，步骤d包括在具有至少100nm，优选至少200nm，更优选至少500nm，最优选至少1μm厚度的Si_xGe_1-x(100)基材(10)上沉积介电层(40)。

7.如前述权利要求中任一项所述的方法，其中，步骤d包括将第一区域(21)中的Si_xGe_1-x(100)基材(10)暴露，并在其上生长Si以形成Si_yGe_1-y(100)表面(15)。

8.如权利要求1-6中任一项所述的方法，其中，步骤d包括将包括Si_yGe_1-y(100)表面(15)的Si层(13)转移到Si_xGe_1-x(100)基材(10)上。