[发明专利]芯片时钟驱动单元套件和设计方法以及芯片

说明书

本申请提出一种芯片时钟驱动单元套件和设计方法以及芯片，一种芯片时钟驱动单元套件设计方法包括：确定芯片中的最长时钟连线长度；根据最长时钟连线长度设计所述芯片的最大时钟驱动单元，所述最大时钟驱动单元的驱动能力为所述最长时钟连线长度对应的芯片所需最大时钟驱动能力；设计芯片的至少一个其他时钟驱动单元，至少一个其他时钟驱动单元的时钟驱动能力均小于最大时钟驱动单元的时钟驱动能力，且至少一个其他时钟驱动单元的外部尺寸和端口与最大时钟驱动单元相同，芯片时钟驱动单元套件包括最大时钟驱动单元和至少一个其他时钟驱动单元。

技术领域

本发明涉及集成电路技术，例如涉及一种芯片时钟驱动单元套件和设计方法以及芯片。

背景技术

随着芯片规模的扩大，芯片时钟结构对整个芯片的时序收敛越来越重要。大规模芯片需要采用合理的时钟树控制工艺、电压、温度(Process Voltage Temperature，PVT)和混合角(cross-corner)的影响，从结构上保证每个角(corner)下的时钟漂移(clock skew)能控制在合理的范围内。并采用大驱动能力的单元来降低顶层时钟延迟，有助于减少片上扰动(On Chip Variation，OCV)带来的影响，从而保证整个芯片时序的快速收敛。

目前的芯片设计中，根据芯片中的最大时钟连线长度设计芯片中时钟驱动单元的驱动能力，但这样对于其他时钟连线长度容易造成过驱动，从而增加了时钟路径上的消耗。

发明内容

本申请提供一种芯片时钟驱动单元套件和设计方法以及芯片，降低了芯片的功耗。

第一方面，本申请实施例提供一种芯片时钟驱动单元套件设计方法，包括：

确定芯片中的最长时钟连线长度；

根据最长时钟连线长度设计所述芯片的最大时钟驱动单元，所述最大时钟驱动单元的驱动能力为所述最长时钟连线长度对应的芯片所需最大时钟驱动能力；

设计芯片的至少一个其他时钟驱动单元，至少一个其他时钟驱动单元的时钟驱动能力均小于最大时钟驱动单元的时钟驱动能力，且至少一个其他时钟驱动单元的外部尺寸和端口与最大时钟驱动单元相同，芯片时钟驱动单元套件包括最大时钟驱动单元和至少一个其他时钟驱动单元。

第二方面，本申请实施例提供一种芯片时钟驱动单元套件，包括：

至少两个时钟驱动单元，至少两个时钟驱动单元的时钟驱动能力不同；

至少两个时钟驱动单元中时钟驱动能力最大的最大时钟驱动单元，根据芯片所需最大时钟驱动能力设计，芯片所需最大时钟驱动能力根据芯片中的最长时钟连线长度确定；

至少两个时钟驱动单元的外部尺寸和端口相同，且至少两个时钟驱动单元的外部尺寸和端口根据最大时钟驱动单元确定。

第三方面，本申请实施例提供一种芯片，包括：如第二方面任一种可能的实现方式所示的芯片时钟驱动单元套件。

附图说明

图1为一实施例提供的一种芯片时钟驱动单元套件设计方法的流程图；

图2为一实施例提供的另一种芯片时钟驱动单元套件设计方法的流程图；

图3为一实施例提供的一种芯片时钟驱动单元套件的结构示意图。

具体实施方式

下文中将结合附图对本申请的实施例进行详细说明。

图1为一实施例提供的一种芯片时钟驱动单元套件设计方法的流程图，如图1所示，本实施例提供的方法包括如下步骤。

步骤S1010，确定芯片中的最长时钟连线长度。