[发明专利]具有移位寄存器的HDA控制器控制HDA CODEC芯片的方法、系统及存储介质

权利要求书

1.一种具有移位寄存器的HDA控制器控制HDA CODEC芯片的方法，其特征在于，包括如下步骤：

步骤1，上电初始化：复位HDA控制器内部的移位寄存器和时钟单元，复位内存，时钟单元为HDA控制器的时钟单元；

步骤2，管脚初始化：分配1个通用输出管脚，用于连接HDA CODEC芯片 RST#管脚，RST#管脚为全局复位管脚；分配4个端口，分别用于连接HDA LINK的4个信号管脚，所述HDA LINK的4个信号管脚分别为BCLK、SYNC、SDI、SDO，并且为4个端口分别配置了1个移位寄存器；BCLK：全局位同步时钟，SYNC ：全局帧同步时钟，SDI：串行数据输入脚，SDO：串行数据输出脚；

步骤3，HDA CODEC芯片复位：设置RST#管脚为低电平，令HDA CODEC芯片进入复位状态；

步骤4，产生移位寄存器模块工作时钟：分配一个PLL电路给移位寄存器使用，令PLL输出频率为n倍全局位同步时钟频率，n为偶数，n的最小取值为2；

步骤5，移位时钟源配置：初始化一个时钟源，命名为CLOCK A，重复频率设置为2倍全局位同步时钟频率；再初始化另一个时钟源，命名为CLOCK B，重复频率设置为全局位同步时钟频率，并设置CLOCK A启动时，同时触发启动CLOCK B；

步骤6，移位寄存器配置：给管脚BCLK、SYNC、SDI、SDO分别分配一个移位寄存器，设置BCLK、SYNC、SDO的移位寄存器由CLOCK A驱动，设置SDI的移位寄存器由CLOCK B驱动；或者，BCLK由CLOCK B直接输出，不经过移位寄存器；执行完步骤6后，继续执行步骤S1；

步骤S1，启动传输：打开CLOCK A，开始传输；

步骤S2，完成HDA CODEC芯片复位：设置RST#引脚为高电平，完成HDA CODEC芯片内部复位，恢复到出厂默认值，至此，开始对HDA CODEC芯片进行数据操作；

步骤S3，运行及判断：用于等待HDA LINK 是否传输完成，若是，那么执行步骤S4，否则，返回执行步骤S3；

步骤S4，数据读出：当数据传输完成后，从SDI移位寄存器缓冲区取出新数据，同时将需要发送的数据写入BCLK、SYNC、SDO移位寄存器缓冲区；

步骤S5，数据处理：根据应用需要，将SDI取回数据做处理；

步骤S6，数据写回：将处理完后数据写回BCLK、SYNC、SDO移位寄存器缓冲区，然后返回执行步骤S3。

2.根据权利要求1所述的方法，其特征在于，BCLK为全局24MHz位同步时钟，SYNC为全局48KHz帧同步时钟。

3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，首先等待全局位同步时钟建立，然后，设置RST#引脚为高电平，完成HDA CODEC芯片内部复位，恢复到出厂默认值，至此，开始对HDA CODEC芯片进行数据操作。

4.根据权利要求1至3任一项所述的方法，其特征在于，在所述步骤6与所述步骤S1之间还包括步骤7，

步骤7，DMA/eDMA配置：为BCLK、SYNC、SDI、SDO分别分配一个DMA/eDMA，并打开DMA/eDMA中断请求，当DMA/eDMA完成数据传输后，向CPU发起一次中断请求，请求CPU更新数据帧，DMA/eDMA：直接内存访问功能或增强型直接内存访问功能模块。

5.根据权利要求4所述的方法，其特征在于，

在所述步骤S1，启动传输：打开DMA/eDMA中断，准备传输，打开CLOCK A，开始传输；

在所述步骤S3，运行及判断：运行中断服务程序，并判断中断服务程序是否完成传输，若是，那么执行步骤S4，否则，返回执行步骤S3；

在所述步骤S4，数据读出：当数据传输完成后，CPU产生中断，在中断服务程序中，更新数据，并设置标志，让主程序识别到，数据已经传输完，可以对新数据进行处理；

在所述步骤S5，数据处理：处理中断服务程序接收到的数据；

在所述步骤S6，数据写回：将处理完后数据写回中断服务程序发送地址位置，然后返回执行步骤S3。