[发明专利]一种基于DICE抗单粒子双节点翻转的磁存储器读电路

权利要求书

1.一种基于DICE抗单粒子双节点翻转的磁存储器读电路，其特征在于：

包括预充电电路模块、锁存电路模块、读电路分离模块和输出电路模块；

所述预充电电路模块的输入端连接预充电信号PRE；所述的预充电电路模块的输出端与所述锁存电路模块的内部节点Q1、内部节点Q2、内部节点Q3、内部节点Q4、内部节点Q5和内部节点Q6相连接；

所述锁存电路模块的输出端与所述读电路分离模块的输入端相连接；

所述读电路分离模块的输出端与待读取数据信息的磁随机存储器存储单元的位线BL1、位线BL2、位线BL3、位线BL4、位线BL5和位线BL6相连接；

所述输出电路模块的输入端与所述锁存电路模块的内部节点Q1、内部节点Q3和内部节点Q5相连接；

所述输出电路模块的输出端OUT为基于DICE抗单粒子双节点翻转的磁存储器读电路的输出端；

其中，

所述锁存电路模块包括6个PMOS晶体管和6个NMOS晶体管；6个PMOS晶体管分别定义为P7至P12；6个NMOS晶体管分别定义为N1至N6；晶体管P7的源极、晶体管P8的源极、晶体管P9的源极、晶体管P10的源极、晶体管P11的源极和晶体管P12的源极均连接供电电源V_DD；晶体管P7的漏极与晶体管P8的栅极、晶体管N6的栅极和晶体管N1的漏极相连接，连接点为所述的锁存电路模块的内部节点Q1；晶体管P8的漏极与晶体管P9的栅极、晶体管N1的栅极和晶体管N2的漏极相连接，连接点为所述的锁存电路模块的内部节点Q2；晶体管P9的漏极与晶体管P10的栅极、晶体管N2的栅极和晶体管N3的漏极相连接，连接点为所述的锁存电路模块的内部节点Q3；晶体管P10的漏极与晶体管P11的栅极、晶体管N3的栅极和晶体管N4的漏极相连接，连接点为所述的锁存电路模块的内部节点Q4；晶体管P11的漏极与晶体管P12的栅极、晶体管N4的栅极和晶体管N5的漏极相连接，连接点为所述的锁存电路模块的内部节点Q5；晶体管P12的漏极与晶体管P7的栅极、晶体管N5的栅极和晶体管N6的漏极相连接，连接点为所述的锁存电路模块的内部节点Q6；晶体管N1的源极与所述的锁存电路模块的输出端A相连接；晶体管N2的源极与所述的锁存电路模块的输出端B相连接；晶体管N3的源极与所述的锁存电路模块的输出端C相连接；晶体管N4的源极与所述的锁存电路模块的输出端D相连接；晶体管N5的源极与所述的锁存电路模块的输出端E相连接；晶体管N6的源极与所述的锁存电路模块的输出端F相连接。

2.根据权利要求1所述的基于DICE抗单粒子双节点翻转的磁存储器读电路，其特征在于：

所述预充电电路模块包括6个PMOS晶体管；6个PMOS晶体管分别定义为P1至P6；晶体管P1的源极、晶体管P2的源极、晶体管P3的源极、晶体管P4的源极、晶体管P5的源极和晶体管P6的源极均连接供电电源V_DD；晶体管P1的栅极、晶体管P2的栅极、晶体管P3的栅极、晶体管P4的栅极、晶体管P5的栅极和晶体管P6的栅极均连接预充电信号PRE；晶体管P1的漏极与所述锁存电路模块的内部节点Q1相连接；晶体管P2的漏极与所述锁存电路模块的内部节点Q2相连接；晶体管P3的漏极与所述锁存电路模块的内部节点Q3相连接；晶体管P4的漏极与所述锁存电路模块的内部节点Q4相连接；晶体管P5的漏极与所述锁存电路模块的内部节点Q5相连接；晶体管P6的漏极与所述锁存电路模块的内部节点Q6相连接。