[发明专利]一种芯片管脚电路、芯片及装置

权利要求书

1.一种芯片管脚电路，其特征在于，包括：芯片管脚、基准电压电路、比较电路，其中，所述比较电路包括n个比较器，n1，每一所述比较器连接所述芯片管脚并从所述芯片管脚接收第一信号，所述基准电压电路生成多个基准电压并分别输出至对应的所述比较器，一所述比较器比较所述第一信号和所述基准电压，生成第一控制信号并传输至芯片内部电路和另一所述比较器，控制所述芯片内部电路和另一所述比较器，其中，第m个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，1mn，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端接收所述第一控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出控制信号至所述芯片内部电路和第m+1个所述比较器，分别控制所述芯片内部电路和第m+1个所述比较器；其中，所述比较器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第二直流电源、接地端，其中，所述第一晶体管的第二极连接所述基准电压电路，所述第一晶体管的第一极连接所述第二晶体管的第二极，所述第一晶体管的栅极接收控制信号，所述第二晶体管的栅极和其第二极连接，所述第二晶体管的第一极连接所述接地端，所述第二晶体管的栅极还与所述第三晶体管的第二极、所述第四晶体管的栅极连接，所述第三晶体管的栅极接收控制信号，所述第三晶体管的第一极连接所述接地端，所述第四晶体管的第一极连接所述接地端，所述第四晶体管的第二极与所述第五晶体管的第一极、所述第六晶体管的第一极连接，所述第五晶体管的栅极、所述第六晶体管的栅极均与所述芯片管脚连接，所述第五晶体管的第二极连接所述第七晶体管的第二极，所述第六晶体管的第二极与所述第八晶体管的第二极连接，所述第七晶体管的栅极与所述第八晶体管的栅极、所述第九晶体管的第二极连接，所述第七晶体管的栅极还与其第二极连接，所述第七晶体管的第一极连接所述第二直流电源，所述第八晶体管的第一极连接所述第二直流电源，所述第九晶体管的栅极接收控制信号，所述第九晶体管的第一极连接所述第二直流电源。

2.根据权利要求 1 所述的芯片管脚电路，其特征在于：所述基准电压电路包括第一直流电源、接地端及串联在所述第一直流电源和接地端间的多个电阻。

3.根据权利要求 1所述的芯片管脚电路，其特征在于：第1个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端连接至外部电路接收第三控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出所述第一控制信号至所述芯片内部电路和第2个所述比较器，分别控制所述芯片内部电路和第2个所述比较器；第n个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端接收第n-1个所述比较器输出的控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出控制信号至所述芯片内部电路，控制所述芯片内部电路。

4.根据权利要求1所述的芯片管脚电路，其特征在于：所述比较器还包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管，其中，所述第十晶体管的栅极接收控制信号，所述第十晶体管的第一极连接所述第二直流电源，所述第十晶体管的第二极与所述第十一晶体管的栅极、所述第十二晶体管的栅极、所述第六晶体管的第二极、所述第八晶体管的第二极连接，所述第十一晶体管的第一极连接所述第二直流电源，所述第十一晶体管的第二极与所述第十二晶体管的第二极、所述第十三晶体管的栅极、所述第十四晶体管的栅极连接，所述第十二晶体管的第一极连接接地端，所述第十三晶体管的第一极连接所述第二直流电源，所述第十三晶体管的第二极与第十四晶体管的第二极、输出端连接，所述第十四晶体管的第一极连接接地端。

5.根据权利要求4所述的芯片管脚电路，其特征在于：还包括比较电路控制电路，所述比较电路控制电路包括多个逻辑控制器，每一所述逻辑控制器包括第三输入端和第二输出端，所述逻辑控制器的所述第三输入端连接一所述比较器接收所述第一控制信号，所述第二输出端输出第二控制信号至另一所述比较器，控制另一所述比较器。