[发明专利]集成电路布局

说明书

一种集成电路布局包括一或多个第一单元行，第一单元行沿第一方向部分地延伸跨越经配置用于集成电路布局的空间。第一单元行中的每一者沿垂直于第一方向的第二方向具有第一高度。集成电路布局包括一或多个第三单元行，第三单元行沿第一方向部分地延伸跨越空间。第三单元行中沿第二方向具有第二高度，第二高度不同于第一高度。

技术领域

本揭示文件的实施例是关于一种布局，特别是关于包含具有不同高度的单元行的集成电路布局。

背景技术

通常，电子设计自动化(electronic design automation；EDA)工具辅助半导体设计者对所需电路进行纯粹的行为描述，且致力于形成准备好制造的电路的最终布局。此过程通常采用电路的行为描述，且将其转换为功能描述，接着将其分解为数个布尔函数(Boolean function)，且使用标准单元库将其映射至各别单元行(row)中。一旦映射，便执行合成以将结构设计转换为实体布局，构建时脉树以同步结构元素，且最佳化设计的后期布局(post layout)。

发明内容

本揭示案的实施例是关于一种集成电路布局，其特征在于，包含一或多个第一单元行及一或多个第二单元行。第一单元行沿第一方向部分地延伸跨越经配置用于集成电路布局的空间。第一单元行中的每一者沿垂直于第一方向的第二方向具有第一高度。第二单元行沿第一方向部分地延伸跨越空间。第二单元行中的每一者沿第二方向具有第二高度。第二高度不同于第一高度。

附图说明

当与附图一起阅读时，根据以下详细描述可最佳地理解本揭示案的一实施例的各态样。应注意，根据行业中的标准实践，各种特性未按比例绘制。实际上，为了论述的清楚起见，各种特性的尺寸可任意增大或减小。

图1A说明根据一些实施例的实例集成电路布局的示意图；

图1B说明根据一些实施例的处于特定金属化层级的图1A的集成电路的一部分的示意图；

图1C说明根据一些实施例的包括在图1A的集成电路的一部分中的数个单元的示意图；

图2A说明根据一些实施例的产生包括一或多个均匀高区域及/或一或多个均匀矮区域的集成电路布局的实例方法的流程图；

图2B说明根据一些实施例的产生包括一或多个均匀高区域及/或一或多个均匀矮区域的集成电路布局的另一实例方法的流程图；

图3A说明根据一些实施例的产生包括一或多个均匀高区域及/或一或多个均匀矮区域的集成电路布局的又一实例方法的流程图；

图3B说明根据一些实施例的产生包括一或多个均匀高区域及/或一或多个均匀矮区域的集成电路布局的又一实例方法的流程图；

图4说明根据一些实施例的包括高单元行及矮单元行的网表(netlist)的一部分的示意图；

图5说明根据一些实施例的实例信息处置系统(information handling system；HIS)的方块图。

【符号说明】

100:集成电路

102:空间

103:邻接区域/均匀矮区域

104:邻接区域/均匀高区域

105:邻接区域/均匀矮区域

106:邻接区域/均匀高区域

107:区域

110:单元行

112:单元行

114:单元行

116:单元行