[发明专利]用于控制神经网络电路的数据输入和输出的设备

权利要求书

1.一种用于控制神经网络电路的数据输入和输出的控制设备，包括：

存储器；

编码电路，被配置为：

接收数据序列，

生成压缩的数据序列，在压缩的数据序列中，数据序列的位串中的连续无效位被压缩成压缩的数据序列的单个位，

生成指示压缩的数据序列的位串中的有效位和无效位的有效性确定序列，以及

将压缩的数据序列和有效性确定序列写入到存储器；以及

解码电路，被配置为：

从存储器读取压缩的数据序列和有效性确定序列，以及

基于有效性确定序列，确定压缩的数据序列的位串中的被设置为发送到神经网络电路的位，使得神经网络电路省略关于无效位的操作。

2.根据权利要求1所述的控制设备，其中，压缩的数据序列的所述单个位指示数据序列的位串中的连续无效位的数量。

3.根据权利要求1或权利要求2所述的控制设备，其中，

解码电路包括：缓冲器，被配置为顺序地存储压缩的数据序列和有效性确定序列，并且

解码电路还被配置为：存储第一指针和第二指针，第一指针指示将被发送到神经网络电路的压缩的数据序列的当前位存储在缓冲器中的位置，第二指针指示在当前位的下一循环将被发送到神经网络电路的压缩的数据序列的下一位存储在缓冲器中的位置。

4.根据权利要求3所述的控制设备，其中，为了确定被设置为发送到神经网络电路的所述位，解码电路还被配置为：

基于有效性确定序列确定与第一指针对应的当前位是否有效；

响应于当前位无效，跳过向神经网络电路发送当前位；以及

响应于当前位有效，将当前位发送到神经网络电路。

5.根据权利要求3所述的控制设备，其中，解码电路还被配置为：

基于有效性确定序列确定与第二指针对应的下一位是否有效；

响应于下一位有效，将第一指针移动到下一位存储在缓冲器中的位置；以及

响应于下一位无效，将第一指针移动到在下一位的下一循环将被发送到神经网络电路的位存储在缓冲器中的位置。

6.根据权利要求3所述的控制设备，其中，解码电路还被配置为：

基于有效性确定序列确定与第二指针对应的下一位是否有效；

响应于下一位有效，将第二指针移动到在下一位的下一循环将被发送到神经网络电路的位存储在缓冲器中的位置；以及

响应于下一位无效，将第二指针移动到在下一位的下下个循环将被发送到神经网络电路的位存储在缓冲器中的位置。

7.根据权利要求1或权利要求2所述的控制设备，其中，解码电路还被配置为：基于有效性确定序列来确定跳过神经网络电路的操作处理。

8.根据权利要求3所述的控制设备，其中，解码电路还被配置为：基于与第二指针对应的下一位来判断是否跳过神经网络电路的操作处理。

9.根据权利要求3所述的控制设备，其中，解码电路还被配置为：

基于有效性确定序列确定与第二指针对应的下一位是否有效；

响应于下一位有效，不跳过神经网络电路的操作处理；以及

响应于下一位无效，跳过神经网络电路的操作处理。

10.根据权利要求9所述的控制设备，其中，解码电路还被配置为：响应于下一位无效而将神经网络电路的操作处理跳过下一位的位值。

11.根据权利要求9所述的控制设备，其中，解码电路还被配置为：响应于下一位无效，将通过将值1与下一位的位值相加而获得的值发送到地址计数器。

12.根据权利要求3所述的控制设备，其中，解码电路还被配置为：存储第三指针，第三指针指示压缩的数据序列和有效性确定序列将被存储在缓冲器中的位置。